集成电路设计宝典(txt+pdf+epub+mobi电子书下载)

作者：李桂宏,谢世健

出版社：电子工业出版社

格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT

集成电路设计宝典试读：

前言

当前人类已进入信息化的社会，信息技术已渗透到人们社会生活和经济活动的各个领域，改变着人们的生产方式和生活方式。作为信息技术基础之一的集成电路（IC）技术，其技术水平和生产规模已成为衡量一个国家综合实力——经济发展、科技进步和国防力量的重要标志之一。

集成电路技术是资金密集和知识密集的高新技术，从它诞生之日起就成为世界各工业发达国家和部分发展中国家竞相发展的核心技术的重要组成部分。我国也不例外，随着我国近年来经济的腾飞，信息产业已成为国民经济的支柱产业，集成电路技术也步入了快速发展的轨道。国家不仅在政策上给予支持，而且在资金上加以扶植，制定发展计划，培养科技人才，建立工业园区，加强开发研究。根据中国半导体行业协会的统计，截止到2005年底，国内从事集成电路设计的单位已经超过500家，这其中不仅有科研院所和高等学校，而且也有国有大中型企业和民营企业；从业人员超过2万人，行业收入超过100亿元人民币。未来5年内，我国的集成电路产业规模可能会超过日本、韩国和欧共体，位居全球第二位。按照目前普遍认可的估计，集成电路设计人才的需求总量在10万至20万之间。而通过高等院校和科研院所培养的人才远远不能满足产业发展的需要，相当比例的集成电路设计人才将不得不依靠企业本身自主培养。

无锡市华方微电子公司是专门从事半导体集成电路研究开发的民营股份制企业，首批通过国家集成电路设计企业认定。几年来，华方微电子公司在产品研究和开发的同时，自主培养了数十名集成电路设计的专门人才，除了在CMOS和BiCMOS兼容电路开发方面取得了许多最新成果外，还积累了不少人才培养的经验。在此基础上我们写成了本书，本书的部分内容就是取自公司内部的产品设计文件。因此，本书的作者均为多年从事实际产品研发的参与者。特别是谢世健教授，他在东南大学长期从事微电子技术的教学和科研工作，为华方微电子公司研发产品和培养人才，积累了丰富的经验，在CMOS电路设计和兼容技术方面造诣颇深。

CMOS技术具有高集成度、高速度、低功耗和低成本等优点，已成为超大规模集成电路的主流技术，也成为数字与模拟、CMOS和双极型及低压与高压等各种兼容电路的核心技术。因此，本书重点介绍CMOS及其兼容集成电路的设计理论和方法。全书共11章：第1章简要地给出设计中常用的方程，为以下几章打下设计的理论基础；第2章介绍CMOS基本单元的优化设计，讨论影响CMOS电路性能的关键因素和提高CMOS电路性能的基本方法；第3章至第6章介绍基本单元电路，包括逻辑控制单元、触发器、计数器和存储电路的设计方法；第7章介绍CMOS模拟电路及数模兼容电路，主要介绍CMOS数模电路中常见的模拟电路单元及相关电路的设计方法；第8章讨论BiCMOS兼容工艺和电路，主要讨论BiCMOS如何综合了双极型和CMOS各自的优点，在器件级、功能级及器件结构级做到完全兼容；第9章介绍低压与高压兼容的电路，即智能功率集成电路，主要讨论高压功率器件技术、高压MOS管原理和结构设计等；第10章讲述可靠性设计，即从电路设计、版图设计和工艺设计三个方面讨论集成电路的可靠性问题；第11章介绍可测性设计，重点介绍可测性设计常用的几种方法。本书坚持理论联系实际的原则，不仅深入地分析各种电路的工作原理，阐明电路中各个器件的地位和作用，而且结合具体的案例给出各个器件参数的设计计算方法。因此，本书不仅是正在从事集成电路工作的技术人员必备的工具书，而且也是从事电路设计及相关专业技术人员必备的参考书，同时也可供高等院校微电子及相关专业的教师、研究生和本科生作为教学参考书。

本书中采用的外文符号较多，不仅有参数符号，还有多种逻辑符号和英文缩写。为使读者阅读方便，在本书的文前给出了

本书常用符号一览表

本书初稿第1章至第5章和第7章至第10章由谢世健编写，第6章由张怀东编写，第11章由刘明峰编写。全书由李桂宏提出构思，统一整理和修改。秦秀珍、沈丽梅、薛静蓉、周春燕、申萍萍等参与了文字图表的录排和绘制工作。

东南大学茅盘松教授对第7章提出了宝贵的修改意见。全书由东南大学张安康教授主审。电子工业出版社原副社长吴金生编审、江苏科技出版社原副社长吴茂林和编审许顺生对本书的出版提出了许多建设性的意见。在此，对所有关心和支持本书出版的朋友表示衷心的感谢。

由于编者水平有限，书中难免存在一些错误和疏漏之处，殷切希望广大读者批评指正。我们的电子邮件地址为lgh＠hopefind.com（李桂宏的）和shijianxie05＠yahoo.com（谢世健的）。作者2006年2月本书常用符号一览表

参数符号

A　电容面积C

A　元胞面积cell

A　元胞中漏极电流通道区的面积ch

A　单位面积的有效沟道宽度eff

A　MOS管的电压增益V

A　nMOS管小信号电压增益VE

C　电容

C　补偿电容C

C　MOS管单位面积漏的PN结势垒电容d

C　栅—漏覆盖电容（密勒电容）dg

C　nMOS管单位面积漏的PN结势垒电容dn

C　pMOS管单位面积漏的PN结势垒电容dp

C　CMOS传输门下降时间与阈值电压和导电因子相关的参数F

C　单位面积场氧化层电容FOX

C　MOS管栅输入电容g

C　输入电容i

C　MOS管单位沟道宽度的输入电容iG

C　倒相器的单位沟道宽度输入电容（iG）F

C（iG）HF　或非门的单位沟道宽度输入电容

C（iG）TG　传输门的单位沟道宽度输入电容

C（iG）YF　与非门的单位沟道宽度输入电容

C　零偏压时的PN结势垒电容j0

C　零偏压时nMOS管的PN结势垒电容jn0

C　零偏压时pMOS管的PN结势垒电容jp0

C　MOS管的负载电容L+

CMV　正向共模输入电压-

CMV　负向共模输入电压

C　输出电容o

C　MOS管单位沟道宽度的输出电容oD

C　倒相器的单位沟道宽度输出电容（oD）F

C（oD）HF　或非门的单位沟道宽度输出电容

C（oD）TG　传输门的单位沟道宽度输出电容

C（oD）YF　与非门的单位沟道宽度输出电容

C　单位面积二氧化硅栅电容ox

C　CMOS传输门上升时间与阈值电压和导电因子相关的参数R

C　杂散电容Z

d 　PN结耗尽层宽度

d　漏结结深D

d　主结到环结间电场重叠处的间距MC

d　LDMOS管漏衬的垂直间距n

E　半导体体内电场强度B

E　雪崩击穿时的临界电场强度C

E　MOS管栅上的临界垂直电场Cx

E　载流子漂移速度饱和时的临界电场Cy

E　终端结的电场强度f

E　禁带宽度g

E　临界的最大电场强度max

E　沟道夹断点的横向电场P

E　半导体表面的电场强度S

E　MOS管栅上的垂直电场x

E　MOS管横向电场y

F 　MOS管的电荷分配因子

f　工作频率

f　最高时钟频率max

f　运算放大器的第一极点频率P1

f　运算放大器的第二（最高）极点频率P2

f　运算放大器的单位增益带宽T

f　运算放大器的零点频率Z

g　MOS管饱和区的输出电导ds

g（ds）dep　耗尽型MOS管的输出电导

g　nMOS管饱和区的输出电导dsn

g　pMOS管饱和区的输出电导dsp

g　MOS管跨导m

g　MOS管衬底跨导mb

g　nMOS管的饱和区跨导mn

g　pMOS管的饱和区跨导mp

I　双极型管的基极电流B

I　双极型管临界饱和的基极电流BS

I　双极型管集电极电流C

I　双极型管反向饱和泄漏电流C0

I　MOS管漏极电流D

I　MOS管源漏电流DS

I　MOS管的饱和电流DSat

I　nMOS管的源漏电流DSn

I　pMOS管的源漏电流DSp

I　双极型管发射极电流E

I　引发晶闸管触发电流g

I　输出电流（有时也表示成I）oout

I　参考（基准）电流R

I　偏置栅高压管漂移区电阻层电流RF

I　偏置栅高压管漂移区夹断点电流RP

I　MOS管的亚阈值电流ST

I　衬底电流sub

I　差分放大器的工作电流0

K 　MOS管的导电因子

k　玻尔兹曼常数　nMOS管的本征导电因子

K　nMOS管的导电因子n

K　nMOS管的有效导电因子nef

K　介质层的击穿强度ox　pMOS管的本征导电因子

K　pMOS管的导电因子p

K　pMOS管的有效导电因子pef

L　考虑横向扩散后的MOS管有效沟道长度

L　版图上的MOS管沟道长度0

L　偏置栅高压管的沟道长度C

L　双极型高压管集电结到集电极的间距CF

L　偏置栅高压管漏漂移区长度D

L　MOS管漏的扩散长度d

L　MOS管栅漏的覆盖长度dg

L　nMOS管漏的扩散长度dn

L　pMOS管漏的扩散长度dp

L　考虑沟长调制效应后的MOS管有效沟道长度ef

L　DMOS管的场极板长度FP

L　漂移区长度R

L　源连接区长度S

L　偏置栅高压管源场极板长度Sf

M　雪崩倍增因子　寄生双极型管的载流子倍增因子

M　MOS管输出电容和输入电容之比c

M　CMOS传输门与阈值电压有关的参数F

M　长沟道指标L

M　CMOS倒相器与工作条件、材料物理和工艺有关的参数n

M　速度优值V

N　受主杂质的浓度（P型衬底的掺杂浓度）A

N　DMOS管沟道区的最大掺杂浓度Amax

N　衬底掺杂浓度B

N　施主杂质的浓度（N型衬底的掺杂浓度）D

N　偏置栅高压管漂移区的注入剂量DS

N　总沟道电荷系数eff

n　本征载流子浓度i

N　偏置栅高压管漂移区的平均掺杂浓度R

P　CMOS倒相器附加功耗A

P　CMOS倒相器动态功耗T

q　电子电荷

Q　耗尽层的电荷密度B

Q　CMOS传输门与工作条件、材料物理和工艺有关的参数k

Q　氧化层中的界面态密度SS

R　电阻

R　方块电阻口

R　DMOS管中耗尽型MOS管的沟道电阻a

R　衬底电阻B

r　P阱的横向电阻b

R　双极型高压管漂移区等效电阻C

R　偏置栅高压管沟道区的导通电阻ch

R　双极型高压管集电区漂移区电阻D

R　偏置栅高压管漂移区的导通电阻d

r　MOS管饱和区的输出阻抗ds

R　外延层电阻E

r　双极型管的发射极等效电阻e

R　DMOS管中JFET的导通电阻j

r　主结结深j

R　双极型高压管发射区漂移区电阻N

r　nMOS管的导通电阻n

R　输出电阻o

r　输出电阻o

R　偏置栅和DMOS高压管的导通电阻on

r　MOS管线性区的导通电阻、CMOS传输门的导通电阻on

r　pMOS管的导通电阻p

R　源极寄生电阻S

S 　MOS管亚阈区斜率

S　MOS管源漏区的周长L

S　转换速率R

T　时钟脉冲的时钟周期CP

t　时钟脉冲的平均传输时间cp

T　非阶跃脉冲条件下的偶延迟时间D

t　输入波形稳定值的50%到相应输出波形稳定值的50%所需时D间，称延迟时间

T　钟控门的偶延迟时间DCP

T　倒相器的偶延迟时间DF

T　传输门的偶延迟时间DTG

T　与非门的偶延迟时间DYF

t　倒相器的平均传输时间F

t　输出电平从工作电压的90%下降到10%所需要的时间，称下f降时间

t　场氧化层厚度FOX

t　或非门的平均传输时间HF

t　栅氧化层厚度ox

t　平均传输延迟时间pd

t　由高电平到低电平的平均传输时间，即输入上升边的50%PHL到输出下降边的50%的平均延迟时间

t　由低电平到高电平的平均传输时间，即输入下降边的50%PLH到输出上升边的50%的平均延迟时间

t　输出电平从工作电压的10%上升到90%所需要的时间，称上r升时间+

V　前沿触发电平-

V　后沿触发电平

V　厄里电压A

V　上门限电平B

V　双极型管的基极—发射极偏压BE

V　PN结接触电位差（自建电势）bi

V　击穿电压BR

V　偏置栅MOS管漂移区漏端的雪崩击穿电压（BR）D

V（BR）DS 　MOS管源漏击穿电压

V　MOS管的衬底偏压，衬底电阻上的电压降BS

V　双极型电路的电源电压CC

V　双极型管集电极—发射极偏压CE

V　MOS管漏极电位D

V　MOS管电路的电源电压DD

V　MOS管的漏栅电压DG

V　nMOS管的漏栅电压DGn

V　pMOS管的漏栅电压DGp

V　MOS管的源漏电压DS

V　MOS管进入饱和区的饱和电压DSat

V　nMOS管的源漏电压DSn

V　pMOS管的源漏电压DSp

V　负向的地电位EE

V　PN结正向压降F

V　MOS管平带电压FB

V　场极板的电压FP

V　环结电位G

V　偏置栅高压管临界栅电压GC

V　MOS管栅源电压GS

V　输入高电平噪声容限HNM

V　差分放大器的输入差值电压ID

V　输入高电平IH

V　输入低电平IL

V　输入电压i

V　CMOS倒相器的转换电平（阈值电压）it

V　下门限电平L

V　输入低电平噪声容限LNM

V　偏置栅MOS管沟道区和漂移区交界处的电位M　正向的最大输出摆幅　负向的最大输出摆幅

V　平面结击穿时的耗尽层宽度MP

V　均方根等效噪声电压ng

V　输出电压o

V　输出高电平oH

V　输出低电平oL

V　输入失调电压OS

V　介质层电压降ox

V　偏置栅高压管漂移区的夹断电压P

V　沟道穿通电压PT

V　外加反向电压R

V　参考电压RA

V　基准电压Ref

V　源极寄生电阻压降S

V　MOS管的阈值电压T

V　热电势t

V　耗尽型MOS管的夹断电压TD

V　MOS管衬底偏压V=0时的阈值电压T0BS

V　nMOS管的阈值电压Tn

V　pMOS管的阈值电压Tp

W 　MOS管的沟道宽度

W　外延层厚度B

W　漏的耗尽层宽度D

W　主结与环结之间的掩膜间距i

W　雪崩击穿时的耗尽层宽度m

W　nMOS管沟道宽度n

W　pMOS管沟道宽度p

W　偏置栅高压管漂移区宽度R

W　MOS管源的耗尽层宽度S

XD

与掺杂材料有关的常数，其值为

X　感应结空间电荷层宽度d

X　强反型时的最大耗尽层宽度dm

X　MOS管源漏区的结深j

X　MOS管源漏横向扩散宽度ji

α　按比例缩小因子，宽长比增大倍率

α　与MOS管PN结深和漏耗尽层宽度有关的参数D

α　NPN管共基极电流放大系数n

α　PNP管共基极电流放大系数p

α　与MOS管PN结深和源耗尽层宽度有关的参数S

α　阈值电压与电源电压之比T

α　nMOS管的阈值电压与电源电压之比Tn

α　pMOS管的阈值电压与电源电压之比Tp

β　pMOS管与nMOS管导电因子之比，即β=K/Kpn

β　pMOS管与nMOS管有效导电因子之比ef

β　nMOS管的宽长比，即β=（W/L）nnn　两个nMOS管的宽长比之比

β　NPN管共发射极电流放大系数npn

β　pMOS管的宽长比，即β=（W/L）ppp　两个pMOS管的宽长比之比

β　PNP管共发射极电流放大系数pnp

ΔL 　MOS管沟道夹断点到漏端之间的耗尽区长度

δ　MOS管窄沟道效应中的经验参数

δ　垂直电场和横向电场对迁移率的修正系数1

δ　衬底掺杂浓度对迁移率的修正系数2

δ　源寄生电阻对导电因子的修正系数3

δ　衬底偏压对饱和电流的修正系数4

δ　速度饱和对沟道长度的修正系数5

δ　沟长调制效应对输出电导的修正系数6

ε　真空介电常数0

ε　二氧化硅的介电常数ox

ε　硅的介电常数S

φ　费米势F

φ　铝与半导体衬底的功函数差MS

φ　多晶硅栅与半导体衬底的功函数差SS

γ　MOS管的体效应因子

η　MOS管的衬底偏压引起阈值电压的变化率

η　主结结深与平面结击穿时的耗尽层宽度之比D

η　最大电场强度与终端结电场强度之比E

λ　MOS管沟道长度调制系数，未定常数

λ　nMOS管沟长调制系数n

λ　pMOS管沟长调制系数p

μ　MOS管体内电子迁移率B

μ　MOS管有效迁移率ef

μ　nMOS管电子迁移率n

μ　电子有效迁移率nef

μ　低电场下的电子迁移率n0

μ　空穴有效迁移率pef

ρ　电阻率

τ　RC时间常数

τ　nMOS管的时间常数n

τ　pMOS管的时间常数p

ω　运算放大器的第一极点角频率P1

ω　运算放大器的最高（第二）极点角频率P2

ω　运算放大器的单位增益带宽角频率T

ω　运算放大器的零点角频率Z

逻辑符号和英文缩写

A　输入值

ASIC　专用集成电路

B　输入值

BCD　双极—CMOS—DMOS兼容技术

BL　位线

C　加法器输出端，输出值

C　加法器进位输入端n

CE　恒定电场理论

CP　时钟脉冲2

CTG　时钟控制倒相器（CMOS或钟控门）

CV　恒定电压理论

D　触发器输入端，二极管，输入值

DFF 　D型触发器

DL　数据线

DR　带有复位的D触发器

DRAM　动态随机存取存储器

E　输入值

EN　使能控制端

EPROM　可擦除可编程只读存储器2

EPROM　电可擦除可编程只读存储器

ESD　静电感应

F　倒相器，输入值

HF　或非门

HYF　或与非门

I　进位和借位输入C

LS　锁存控制端

M　代表加符号

M　代表减符号

MX21　二选一电路

O　进位和借位输出C

PE　预置控制端

PROM　可编程只读存储器

Q　触发器输出值的正量　触发器输出值的反量

QCV　准恒定电压理论

R　触发器复位

RBI　清零信号

ROM　只读存储器

R-S 　R-S触发器

S　触发器置位，加法器和数输出值，选择器选择控制端

S　加法器有进位的和数输出值n

SA　信号放大控制端

SCR　晶闸管（可控硅）

SE　信号放大使能端，测试使能端

SI　测试输入端

SRAM　静态随机存取存储器

T 　T型触发器

TG　传输门

WL　字线

XNOR　同或门（异或非门）

XOR　异或门

Y　逻辑门的输出值

YF　与非门

YHF　与或非门

第1章 设计中常用的方程

1.1 MOS管的电流方程

MOS管的源漏电流取决于工作条件、器件结构、电学参数和工艺参数。在集成电路分析中，理论计算和电路SPICE模拟时，往往依据精度采用不同的电流表述形式。

1.1.1 简单的电流方程

MOS管其导电沟道中的载流子受到纵向和横向电场的作用，同时还受到沟道宽度方向的边缘电场效应的影响而形成电流。因此，应该说这是个三维问题。求解三维泊松方程是十分麻烦的，不易得到解析解。

在长沟器件中，MOS管通常满足L≫t，使得纵向电场E远大于oxx横向电场E。因此，可以认为沟道中由漏压形成的横向电势变化非常y缓和，这种缓变沟道近似，可以把二维电场和电势分布简化为两个方向的一维问题来处理。

在一维近似中，nMOS管在线性区的源漏电流为

式中，为本征导电因子。其中：μ为沟道中的电子迁移率，nt为栅氧化层厚度，ε为真空介电常数，ε为二氧化硅的介电常ox0ox数。有时为了区分，对nMOS管用I表示，对于pMOS管用I表示。DSnDSp

V为源漏电压。有时为了区分，对于nMOS管用V表示，对DSDSn于pMOS管用V表示。DSp

V为栅源电压。有时为了区分，对于nMOS管用V表示，对GSGSn于pMOS管用V表示。GSp

V为 nMOS 管的阈值电压。对于 pMOS 管，用 V表示。若泛TnTp指阈值电压，则用V表示。T（W/L）为nMOS管的宽长比（对于pMOS管用（W/L）表示）。np其中：W为沟道宽度，L为考虑源漏横向扩散后的有效沟道长度。

设L 为版图设计时的沟道长度，L与源漏横向扩散宽度X 的关系0ji为

经验上认为X约为结深的0.7倍。若X为源漏扩散的结深，则X jijji=0.7 X 。j

当0＜V-V≤V时，V增大到恰好使MOS管夹断点出现在GSTnDSDS漏极边缘处时的临界电压称为饱和电压，用V表示（有时为了区DSat分，对 nMOS 管用 V表示，对 pMOS 管用V表示）。沟道在DSatnDSatp漏端处夹断，MOS管进入饱和区，此时的电流称为饱和电流，其值为

在一级近似中，MOS管进入临界饱和点的饱和电压为

当 V≥V时，nMOS 管工作在饱和区。图 1.1 给出 nMOS 管DSDSat的电流（I）与电压（V）的关系特性曲线。图1.1 MOS管的I-V特性曲线

1.1.2 饱和区的沟道长度调制效应

上述的饱和区电流不随V变化。事实上，在饱和区状态下，DSMOS管的源漏电流并非与V无关，而是随V的增加略有增大，如DSDS图1.1中的虚线所示。造成电流不饱和的原因是饱和区的沟道长度调制效应（简称沟长调制效应）。

在长沟器件中，MOS 管进入饱和区之后，随着 V的增加，漏DS区的耗尽层宽度增加，实际的有效沟道长度L 比原来的沟道长度 L ef缩短，这种现象称为沟长调制效应，如图 1.2所示。图1.2 饱和区的沟长调制效应

式中，（L为夹断点到漏区之间耗尽区的长度。

考虑沟长调制效应后，饱和区的源漏电流为

当L≫ΔL时，

式中，

称为沟道长度（沟长）调制系数。

为了使饱和区电流和线性区电流连续，线性区电流也增加一项修正项（1+λV ）。计算时，由于线性区的V较小，修正项影响很小，DSDS因此可以忽略。

如果把漏结看作突变结，则作为一级近似，外加源漏电压使其耗尽层扩展为

式中，，ε为硅的介电常数，N为nMOS管衬底的掺杂浓SA度。

沟长的缩短取决于衬底掺杂浓度和外加电压，因此有

此式称为单位V引起沟道长度的相对变化率。DS

把式（1.13）代入式（1.14）得到：

这里λ实为 nMOS 管的沟长调制系数。若为 pMOS 管，则上式根号内的 N用 N代替。以后为区分，有时用λ和λ分别表示nMOS和ADnppMOS管的λ值。

类似双极晶体管，如果定义厄里电压V为A

则由式（1.8）对V微分，，所以DS

由此可见，厄里电压同沟道长度成正比，同衬底掺杂浓度的平方根成正比。厄里电压越大，沟长调制效应越小。

1.1.3 小尺寸MOS管的电流方程

MOS器件尺寸的不断缩小，对MOS IC集成度的提高和IC性能的改善起了很重要的作用。不断缩小MOS管的器件尺寸，提高集成度，一直是MOS IC发展的动力和趋势。

MOS器件的纵向和横向尺寸的缩小会引起各种二级效应，对器件和电路性能产生影响。从理论和实践的研究提出，在提高集成度的同时，要使电路性能也能不断改善，则必须遵从一定的规则。早在1974年，R·H·Dennerd等人首先提出了MOS器件“按比例缩小”的理论。这个理论建立在器件内部的电场强度在器件尺寸缩小后仍保持不变的基础上。这样，许多影响器件性能并与电场变化是非线性关系的因素，将不会改变其大小，而器件性能却得到明显的改善。这个理论称为恒定电场理论，简称CE理论。

恒定电场按比例缩小理论可以使MOS IC的集成度和工作速度有很大的改善，但是要求不断降低工作电压，这给使用带来不便。为了整机使用的方便，必须考虑各种电路产品（如双极IC）的兼容性。因此，希望保持标准的5V工作电压。这样，就发展起恒定电压的按比例缩小的理论，即CV理论。此理论实际上已持续相当长的时间。然而，当器件尺寸缩小到进入亚微米阶段，强电场、高功耗和高功耗密度引起的各种问题限制了按CV理论的进一步缩小，电源电压必须降

试读结束[说明：试读内容隐藏了图片]

下载完整电子书