作者：于海霞,王鲁云,等
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
数字电路与系统实践教程试读：
前言
数字电路与系统是计算机工程学院与电子与自动化学院等相关各专业学生非常重要的一门专业基础课，与之相关的实验则是对该门课程学习成果的实践和检验，也是把理论运用到实践中进行再体会、再思索和再提高的必要环节，是学生硬件实验技能的重要训练课程。
本书是辽宁省精品课程配套教材，是省级优秀教学团队的教学成果。本书以易读、可操作性强为根本出发点，按照“注重基础、精选内容、强化概念、侧重集成、融入实际、重视实践”的原则，将数字电路与系统中的基本单元实验与具体电路设计实现相结合，重视逻辑电路设计分析，并与EDA（Electronic Design Automation，电子设计自动化）技术有机结合，结构合理，重点突出。通过基础性实验、设计性实验，将若干小的子单元串接成一个小型系统，从而培养学生的自学能力、创新能力和动手能力，为后一阶段的数字电路与系统课程设计及其他硬件课程打下坚实的基础，做好技术和知识上的铺垫。
本教材具有如下特点。（1）总体结构设计思想清晰，注重预习和自学能力的培养。通过明确具体的预习要求引导及相应的思考练习，使学生能充分地预习，提高自学能力。（2）注重基础和基本技能训练。根据数字电路与系统这门课程的重点内容编写相应的实验指导内容，强化学生基本实验技能的训练。通过最简单的单元电路，了解数字实验仪上的开关、指示灯、信号源和电源等，使学生能掌握逻辑门的基本功能，具备利用逻辑门设计简单逻辑电路的能力；掌握中规模集成电路的功能和应用，具备利用中规模集成电路设计组合逻辑电路的能力。（3）注重学生创新能力的培养，拓宽学生的知识面。实验由浅入深、由易到难，将大系统拆分成几个实用电路，作为单独项目练习，逐步提高学生动手能力并培养其设计思维，为后续系统设计做好充分的铺垫。通过具体实例练习，使学生能熟练使用Quartus II等EDA开发工具软件。（4）具备基本的开发能力，为后续学习打下坚实的基础。掌握CPLD/FPGA芯片的基本使用方法，能用现代数字系统的设计方法进行基本的数字系统设计；掌握原理图编辑和VHDL文本编辑两种设计方法，重点是VHDL文本编辑。
全书共6章，各章节安排如下：第1章为数字电路与系统实验基础知识；第2章为数字电路与系统课程实验，分为基本性实验、提高性实验和设计性实验，理论与实验相结合，培养学生从分立元件到集成电路基本设计和搭建调试的能力；第3章的VHDL语言介绍；第4章为EDA软件介绍；第5章为数字电路与系统课程设计基本知识；第6章为数字系统课程设计实例。教师可根据学生所学专业、课程学时及不同层次、不同类型的教学要求，对本书的内容进行选择性使用。本书提供配套电子课件、程序代码和思考题答案等，请登录华信教育资源网（http：//www.hxedu.com.cn）注册下载。
本书由于海霞、王鲁云、李美花、许少娟编著。第1章由李美花编写，第2章由于海霞、李美花、许少娟和刁立强编写，第3、4章及全部附录由于海霞编写，第5章由许少娟编写，第6章由王鲁云编写，于海霞负责全书的统稿工作。
本书的编写是电子技术基础教研室全体教师从事数字电路与系统实验、实践教学工作的一个阶段总结，限于作者水平有限，书中难免有错误和不足之处，真诚地期望广大读者提出宝贵的意见。作 者2015年5月第1章数字电路与系统实验基础知识随着数字技术日新月异的发展，数字电路与系统实验已成为高等学校电类相关专业重要的专业基础课程，具有较强的实用性、创造性和实践性。数字电路与系统实验依据教学、科研的具体要求设计实验项目，要求学生实现电路设计、安装和调试，从基本逻辑功能的实现到复杂数字系统的设计，逐步掌握具有特定功能数字电路的设计方法，从而达到巩固基本理论知识、培养实践能力的目的。千里之行，始于足下。掌握基础知识，是做好数字电路与系统实验的第一步。1.1 数字电路与系统实验基本知识1.1.1 数字电路与系统实验的特点
与电路实验和模拟电子电路实验相比，数字电路与系统实验具有以下特点。
1.所有电路和系统的输入量和输出量都是二值化的数字量
数字量具有在时间和数值上均离散的特点，在数字电路与系统实验中，一般输入量外接逻辑开关，输出量外接指示灯，实验结果直观、易判断，实验数据的处理较为简单，复杂计算极少，容易激发学生的学习兴趣，培养逻辑思维的能力。
2.实验器件都是集成芯片
数字电路与系统实验中采用的器件主要是半导体集成芯片，而非独立元件。在基本数字电路的设计中，一般采用中、小规模集成电路，在复杂系统的设计中，一般采用大规模甚至超大规模集成电路。这一特点使得数字电路与系统实验的硬件连线大大减少，电路调试和排查错误的难度大大降低。
3.实践性很强
优秀的数字电路与系统的设计需要丰富的实践经验，而这些实践经验来源于大量实际电路的设计和调试。因此，在最基本的实验项目中，就应开始注重实践经验的积累。1.1.2 数字电路与系统实验的基本过程
独立、成功地完成一次实验课的基本过程如下。
1.课前预习
在进入数字电路实验室之前，充分的课前预习对顺利完成所有实验项目具有举足轻重的作用。课前预习的内容包括本次实验项目中涉及的基本理论知识、所需集成芯片的逻辑功能、每个实验任务的设计方案和具体的电路图，以及记录数据的表格和波形坐标系。
2.基本性实验项目
每次实验课中都设计了基本性实验项目，其主要目的是测试和验证实验电路的基本逻辑功能，掌握基本器件的使用方法，锻炼电路连接能力，掌握实验数据的观察和处理方法。
3.设计性实验项目
这一环节是在验证基本性实验项目的基础之上，进行具有特定功能的数字电路的设计和调试。设计性实验项目大多来自具体的应用领域，具有一定的趣味性和实用性，实验项目若顺利完成，可大大增强学生的学习成就感，从而进一步激发自我学习的动力。
4.实验总结
实验总结环节主要是针对本次实验内容进行数据分析和处理，总结数字电路设计的方法，积累实践经验，并形成书面总结报告。1.1.3 数字电路与系统实验的基本要求
1.通过预习，具备检查本次实验所用芯片好坏的能力
由于接线错误或者调试过程中的误操作，集成芯片较易损坏。若在实验进行之前，不能检查芯片好坏，则有可能增加电路调试障碍。因此，在每次实验开始之前，学生都应该通过预习掌握所用芯片的功能，并能对芯片进行检查。
2.掌握数字电路实验电路搭建过程中的布线原则
正确、合理的布线不仅能够消除或减少电路故障，而且能够使搭建好的电路直观，易于调试和修改。因此，数字电路实验的布线应该遵循以下原则。（1）集成芯片的引脚编号
集成芯片的封装多采用双列直插式，在面包板或数字电路实验箱上插芯片时，一定要保证芯片表面缺口方向朝左，引脚编号从左下方第一个引脚为1开始，按照逆时针方向依次递增至左上方的第一个引脚。另外，特别要注意的是，对于崭新的芯片，其两列引脚之间的间距大多较宽，故应先对其进行校准，使之与面包板或实验箱上两排插孔之间的间距对应，再轻轻将芯片插入，并稍稍用力压下，避免造成芯片引脚弯曲或断裂。（2）连接导线的选择和使用
数字电路实验的导线选择直径为0.6～0.8mm的单股导线，一般电源线选红色，地线选黑色，其他颜色的导线，可按照电路设计的要求，自行区分用途。布线要有序进行，切忌随意乱接，造成错接和漏接。通常的做法是：先接电源和地，再接芯片的闲置输入端和使能信号等，最后按照输入、输出的顺序依次布线。导线长度的选择要适当，不宜过长，否则会在集成芯片上方跨接；也不宜过短，导致两端接线不牢。另外，整个实验电路中，尽量避免过多的导线重叠交错，切忌把多根短导线直接拧到一起当作长导线使用。（3）采用模块化设计理念
若所设计的电路或系统较为复杂，采用的芯片较多，则在进行总体方案的设计时，应采用模块化设计理念，即将总电路划分成若干独立的子模块，对每个子模块进行布线和调试，然后再将各模块连接起来。
3.数字电路实验的操作要做到正确和规范
正确、规范的操作是数字电路与系统实验顺利进行的有力保障，基本要求如下。（1）选取能够满足电压要求的直流电源和交流电源。（2）遵循正确的基本步骤：实验开始时，先接线后通电；实验结束时，先断电后拆线。实验过程中，若需插拔芯片，必须先断电，切忌带电插拔。（3）实验过程中，准确、完整地记录实验数据，并进行简单分析。（4）实验结束后，整理实验仪器和实验台。1.2 集成逻辑门
集成逻辑门是构成数字电路的基本逻辑器件，目前所用的数字集成电路主要分为CMOS型和双极型两大类。1.2.1 逻辑门的分类和特点
CMOS电路是在早期的PMOS电路和NMOS电路基础上发展起来的，并因为具有功耗低的显著特点而获得广泛应用，PMOS、NMOS和CMOS统称为MOS电路。MOS电路都是由MOS场效应管作为开关元件的，PMOS电路由P沟道MOS管构成，NMOS电路由N沟道MOS管构成，而CMOS电路由PMOS管和NMOS管互补构成。从20世纪80年代中期开始，CMOS电路大大提高了其应用的主要限制——工作速度，与TTL电路相比，CMOS电路具有低功耗、高抗扰能力和高集成度等优点，工作速度的提高进一步扩大了其应用范围。到20世纪90年代，传统的TTL电路已基本被新型高速的CMOS电路所取代。目前，几乎所有的大规模集成电路，如微处理器、存储器及PLD器件，都采用CMOS电路，甚至原来采用TTL电路的中、小规模集成电路，也逐渐采用CMOS电路。目前CMOS电路已经成为占主导地位的逻辑器件。
双极型数字集成电路是指由双极型晶体三极管构成的一大类逻辑电路，主要包括TTL和ECL两种类型。TTL电路是在CMOS电路应用之前技术最为成熟、应用最为广泛的逻辑电路。制约TTL电路进一步发展最主要的原因是其功耗比较大，而现代数字集成电路的发展方向是体积小、容量大、性能高，其大功耗严重限制了集成电路制造的尺寸和密度。尽管TTL电路制造工艺也不断地进行技术更新和改造，但由于目前CMOS电路制造工艺的进步及其低功耗的显著特点，TTL电路已无法与之匹敌。目前TTL电路仅在较高速的中、小规模数字集成电路方面有所应用，应用范围比较小。
ECL（Emitter-Coupled Logic，射极耦合逻辑）电路也是双极型数字集成电路的一类电路，其显著特点是工作速度非常高，是目前数字集成电路中、工作速度最高的一类器件。但ECL电路的功耗很大，商品价格也相当昂贵，一般仅在特殊需要的高速或超高速应用场合下使用。1.2.2 常用COMS逻辑门
数字电路与系统实验中常用的CMOS逻辑门有非门、与非门、传输门、三态门、漏极开路门和施密特整形电路等，如表1.2.1所示。表1.2.1 常用的CMOS逻辑门续表续表
注：漏极开路门电路上拉电阻R大小选择的原则为当全部OD门P截止时，应保证OD门输出高电平不低于其最小值V；当一个或OHmin一个以上OD门导通时，要保证输出低电平不高于其最大值V。OLmax图1.2.1（a）中，n个OD门输出端直接相连，驱动N个负载门，共接入m个输入端，当所有OD门均输出高电平时，上拉电阻最大值RPmax可按下式计算。
式中，I是OD门输出高电平时流入每个OD门的漏电流；I是OHIH负载门的输入高电平电流。图1.2.1 OD门上拉电阻的计算
图1.2.1（b）中，在n个并联的OD门中，若仅有一个OD门导通，输出端为低电平，其他门截止，并忽略截止管的漏电流，这时的上拉电阻最小值R可按下式计算。Pmin
式中，I是驱动门输出低电平时电流的最大值，I是负载的OLmaxIL灌电流，N是负载门的个数。1.2.3 TTL集成逻辑门电路
1.基本的TTL反相器电路
由NPN型硅三极管构成的开关电路如图1.2.2（a）所示。当输入低电平V=0V时，VT的集电极和发射极之间近似开路，相当于一个A断开的开关，如图1.2.2（b）所示，此时输出高电平V=V；当输BCC入为高电平V=+5V时，VT的集电极和发射极之间近似短路，相当于A一个闭合的开关，如图1.2.2（c）所示，忽略三极管的饱和压降，此时输出低电平V=0V。因此图1.2.2（a）所示为一个基本的TTL反相B器电路。图1.2.2 基本的BJT开关电路
2.基本TTL与非门
二输入端基本TTL与非门的电路结构如图1.2.3（a）所示，由输入级、中间级和输出级三部分组成。输入级由多发射极三极管VT和1二极管VD和VD构成。其中VT的发射结可看成是与集电结背靠背121的两个二极管，如图1.2.3（b）所示。VD和VD为输入保护二极12管，限制输入负脉冲。中间级由VT构成，其集电极和发射极的信号2相位相反，分别驱动VT和VT。VT、VT和VD构成推拉式输出。34343图1.2.3 基本TTL与非门
假定TTL电路输入信号的高电平为3.6V，低电平为0.3V，三极管的饱和压降V=0.3V。当V=V=3.6V时，电源V通过电阻R使CESABCC1VT的集电结和VT、VT的发射结导通，故V=0.7+0.7+0.7=2.1V，124B1VT的两个发射结反向偏置，多发射极管VT处于倒置运用状态。倒11置运用时，三极管的电流放大倍数近似为1，因此I≈I，基极电流B2B1较大，使VT处于饱和状态。由此VT集电极电位22V=V+V=0.3+0.7=1.0V，故VT和VD截止，使VT的集电极C2CES2BE4334电流近似为零，VT处于饱和状态，输出低电平V=V=0.3V。4FCES4
若 V和 V中任意一个为低电平 0.3V 时，VT的两个发射结至少AB1有一个导通，V=0.3+0.7=1V＜2.1V，故VT和VT都处于截止状B124态。电源电压V通过电阻R使VT和VD导通，输出电压为V≈V-CC233FCCIR-V-V。由于I很小，故电阻R上的压降很小，可忽略不计，B32BE3D3B32V和V都为0.7V，故输出高电平V≈5-0.7-0.7=3.6V。BE3D3F
由以上分析可知：当输入信号中有一个或两个为低电平时，输出为高电平；当输入全为高电平时，输出为低电平。因此，该逻辑门可实现与非的逻辑运算：。1.2.4 ECL逻辑门
在TTL逻辑门中，由于BJT在饱和与截止两种状态之间转换需要一定的时间，因此TTL逻辑门的工作速度受到了一定的限制。射极耦合逻辑门电路（ECL）是一种非饱和型的门电路，电路中的BJT工作在非饱和状态，即截止与放大，状态之间转换加快，从而从根本上提高了逻辑门的开关速度。ECL逻辑门的平均传输延迟时间可达2ns以下，是目前双极型电路中速度最高的，主要应用于高速或超高速数字系统中。
目前应用较为广泛的 ECL 逻辑器件通常标记有“10×××”（如 10102、10181、10209），称为ECL10K系列。图1.2.4所示为二输入端10K ECL或/或非门的基本电路。X和Y是两个输入端，VT、VT和 12VT组成发射极耦合电路，VT是构成偏置电路的主要器件，设置合34适的元件取值，使得参考电压V=-1.3V。VT和VT是两个互补的射BB56极跟随器，起到电平匹配、提高输出负载能力的作用。P和M是两个互补的输出端。ECL逻辑电路的输入高电平V=-0.9V，输入低电平IHV=-1.75V。IL图1.2.4 二输入端10K ECL或/或非门的基本电路
当X和Y都输入低电平时，因VT的基极电位比VT、VT的基极312电位高，所以VT先导通，使差分放大器的射极电位V=V-3EBBV=-2V，故VT和VT同时截止。若忽略VT的基极电流在R上的BE3125C1电压降，可得V=0V，V=V-V=-0.7V，即P端输出为高电平。C1O1C1BE5由于VT导通，流过R的电流是VT的射极电流i=（V-V）/R≈3E13EEEEE4.1mA。忽略VT的基极电流，VT的集电极电位V=-iR=-1V，63C3EC3V=V-V=-1.7V，即M端输出为低电平。导通的VT管集电结反O2C3BE63偏，所以其工作在放大状态，而并非饱和状态。
当输入Y接高电平时，由于V＞V，故VT先导通，使得YBB1V=V-V=-1.6V，所以VT截止。忽略R上的电压降，V=-0.7V，EYBE13C3O2即M端输出为高电平。VT导通，使R的电流i=（V-V）/R≈1E1E1EEEE14.6mA，利用该电流在 R上产生的压降求得 VT的集电极电位 C21V=-i.R=-1V，V=V-V=-1.7V，即P端输出为低电平。同C1E1C2O1C1BE5样，VT的集电结接近零偏，也并非饱和状态。1
由于VT和VT并接，X和Y中只要有一个输入高电平，都将使得12M输出为高电平，P输出为低电平，因此M=X+Y，，即ECL门同时输出或/或非逻辑，称为互补逻辑输出。
由以上分析可知，ECL逻辑门电路中，BJT均工作在放大或截止状态，避免了由于饱和而引起的电荷存储，而且其逻辑1（-0.9V）和逻辑0（-1.75V）之间的电平摆幅很小，仅为0.85V，有利于电路状态的转换，并使得BJT势垒电容充、放电速度极快，因此ECL门电路的平均延迟时间极短，通常为1～2ns。
ECL电路的缺点是功耗大、高低电平摆幅小、抗干扰能力差。1.3 数字电路与系统实验中应注意的问题1.3.1 掌握集成逻辑门的特性参数
1.CMOS电路的特性参数
CMOS电路特性主要分为静态和动态两方面，其中，静态特性是指输入和输出信号不变时的电路特性，主要性能参数有逻辑电平、噪声容限和扇出系数等；动态特性是指输入和输出信号发生变换时的电路特性，主要性能参数有平均传输延迟时间t和功耗P等，总结如pdD表1.3.1所示。表1.3.1 CMOS电路的特性参数
表1.3.2所示为商用74HC、74HCT系列CMOS电路主要性能参数的典型值。表1.3.2 74HC、74HCT系列CMOS电路的特性参数续表注：本表参数值的测量条件为V=5V，C=15pF，T=25℃，测试频率DDLf=1MHz。
2.TTL电路的特性参数
TTL电路的特性参数与CMOS电路的特性参数类似，下面以典型74LS系列TTL电路（工作电压为5V）为例，简单介绍相关参数指标。（1）逻辑电平和噪声容限
输出高电平最小值V=2.7V，输入高电平最小值V=2.0V，OHminIHmin输入低电平最大值V=0.8V，输出低电平最大值V=0.5V。ILmaxOLmax
高电平噪声容限：V=V-V=2.7-2.0=0.7VHNOHminIHmin
低电平噪声容限：V=V-V=0.8-0.5=0.3VLNILmaxOLmax
因此74LS系列TTL电路的噪声容限为0.3 V。（2）扇出系数
输出低电平最大灌电流I：8mA。OLmax
输出高电平最大拉电流I：-0.4mA。OHmax
输入低电平时的最大电流I：-0.4mA。ILmax
输入高电平时的最大电流I：0.02mA。IHmax
拉电流负载扇出系数：。
灌电流负载扇出系数：。（3）平均传输延迟时间与功耗
目前TTL电路与新型高速CMOS电路相比，尽管其平均传输延迟时间t稍小，但已无明显优势，而功耗却很高。因此，从20世纪90pd年代开始，普通TTL电路已基本被新型高速CMOS电路所取代。表1.3.3所示为74LS、74ALS系列TTL电路的主要性能参数的典型值。表1.3.3 74LS、74ALS系列TTL电路的特性参数注：本表参数值的测量条件为V=5V，C=15pF，T=25℃。DDL1.3.2 正确选择和使用集成逻辑门
在数字电路与系统设计过程中，特定功能集成逻辑门电路的正确选择和使用至关重要。
1.数字集成电路型号的命名方法（1）CMOS数字集成电路
目前国内外CMOS数字集成电路型号命名方法已完全一致，产品都有形如“54/74FAMnnte”的型号表示形式，其中各字母与数字的含义如下。
① 74代表民品，54代表军品。
② FAM为按字母排列的系列标记。例如，HC代表高速系列，HCT代表高速、TTL兼容系列，VHC代表甚高速系列，VHCT代表与TTL兼容的甚高速系列，AHC代表先进的HC系列，AHCT代表先进的、与TTL兼容的HC系列，LVC代表低电压逻辑系列，AUC代表超低电压逻辑系列。
③ nn为用数字标记的功能编号，且nn相同的不同系列器件具有相同的逻辑功能。例如，74HC00、74HCT00、74HAHC00、74AHCT00等都是二输入端4与非门。
④ t用字母表示工作温度范围，一般C表示工作温度0℃～70℃，属民品范畴；M表示工作温度-55℃～125℃，属军品范畴。
⑤ 最后一位e表示芯片的封装形式，可取F、B、H、D、J、P、S、K、T、C、E、G等字母，如B表示塑料扁平封装，D表示陶瓷双列直插封装，J表示黑陶瓷双列直插封装，P表示塑料直插封装等。（2）TTL数字集成电路
与CMOS电路一样，国内外TTL器件的型号也标记为上述54/74FAMnnte形式，如74S代表民用肖特基TTL，74LS代表低功耗肖特基系列，74AS代表先进的肖特基系列，74ALS代表先进的低功耗肖特基系列，74F代表快速TTL系列等。
2.CMOS/TTL电路的电压/电流匹配
在数字电路的实际应用中，出于对器件的工作速度、功耗等实际问题的考虑，往往会出现CMOS电路和TTL电路混合使用的情况。由于两者之间的电平和电流并不能完全兼容，因此相互连接时必须解决匹配问题。一是电平匹配，驱动门的输出高电平必须高于负载门的输入高电平，而驱动门的输出低电平必须低于负载门的输入低电平，即V≥V，V≤V。二是电流匹配的问题，驱动门的输OHminIHminOLmaxILmax出电流必须大于负载门的输入电流，即I≥I（拉电流负载），OHmaxIHmaxI≥I（灌电流负载）。OLmaxILmax
表1.3.4所示为采用5V工作电压的74HC、74HCT系列CMOS电路和74LS系列TTL电路相关的电压和电流参数，下面将利用该表中的数据讨论两种电路相互连接的接口问题。另外，CMOS器件逐渐向低电源电压方向发展，此处也进行简要介绍。表1.3.4 CMOS电路和TTL电路相关电压和电流参数续表（1）CMOS电路驱动TTL电路
由表1.3.4所示数据可以看出，74HC、74HCT系列CMOS电路和74LS系列TTL电路的电压、电流参数满足匹配关系，因此前者可以直接驱动后者。（2）TTL电路驱动CMOS电路
当表1.3.4中列出的74LS系列TTL电路驱动74HCT电路时，由于高、低电平兼容，无须另加接口电路；但其V小于74HC系列的OHminV，所以前者不能直接驱动后者，可采用图1.3.1所示的电路，在IHminTTL电路输出端和+5V电源之间接一个上拉电阻R，来提高TTL电路P的输出高电平。上拉电阻的值取决于负载器件的数目及TTL和CMOS电路的电流参数。（3）低电压CMOS电路及其接口图1.3.1 TTL电路驱动CMOS电路的连接图2
CMOS 电路的动态功耗为 CVf 的形式，因此减小电源电压可大大降低功耗。另外，晶体管的尺寸趋向于更小化，MOS管栅源、栅漏之间的绝缘氧化物层越来越薄，难以承受高达5V的供电电压。因此，IC行业已经向低电源电压方向发展，JEDEC规定了3.3V、2.5V、1.8V的标准逻辑电源电压及相应的输入/输出逻辑电平，生产厂家也已经推出了一系列的低电压集成电路。不同供电电压的逻辑器件之间也存在接口问题。
采用3.3V供电电源的74LVC系列CMOS电路的输入端可以承受5V输入电压，因此可以与HCT系列CMOS电路或TTL电路直接相连；74LVC系列的输出高电平低于HC系列的输入低电平，因此当前者驱动后者时，需要采用电平变换电路或上拉电阻。
采用2.5V或1.8V供电电源的CMOS电路与其他系列的逻辑电路接口时，则需要专用的电平转换电路，如74ALVC164245可用于不同CMOS系列或TTL系列之间的电平转移。1.3.3 常见故障及排除方法
数字电路与系统实验中不可避免会出现各种故障，造成实验故障的原因主要有以下几个方面：（1）电路设计方案不当，如组合电路的竞争冒险问题；（2）操作不当，如布线错误；（3）集成芯片损坏或使用不当，如电源和地接反；（4）实验仪器故障或使用不当。
实验过程中出现故障，不能盲目泄气甚至把整个电路推翻重新连接，只要细心操作、不断积累经验，实验故障是不难排除的。
下面将介绍数字电路与系统实验中通常遇到的三种典型的故障及排除方法。
1.设计错误
除了组合电路的竞争冒险问题需要在电路设计阶段特别注意之外，器件选择及器件之间互相配合也是需要重视的方面。例如，电路动作的边沿选择与电平选择，电路延迟时间引起的误动作，复杂集成芯片的控制信号对时钟脉冲状态要求，多个控制信号之间的协作关系等，都应在方案设计时引起足够的重视。
2.布线错误
约70%的实验故障来自于布线错误，因此在保证设计方案无误的前提下，重点应研究如何在布线时避免带来故障、隐患。（1）布线一定要规范，布线全部结束后，不要急于通电，要进行一遍仔细的复查，重点检查集成芯片是否安装正确、电源线和地线有没有接反、是否有漏线和跳线、是否有多个输出端错误地接在一起。（2）用万用表的×10Ω挡，测量电源端和地线端之间的电阻值，排除电源线与地线之间开路或短路的情况。（3）用万用表实际测量供电电源的输出电压是否满足集成芯片的要求（如TTL电路要求+5V供电电源）。（4）电路通电工作之后，如果无论输入信号怎么变化，输出一直保持高电平不变，应及时检查集成芯片的地线是否连接牢固；若输出信号和输入信号变化规律相同，应及时检查集成芯片的电源线是否连接牢固。
3.器件故障（1）若实验中使用了具有多个输入端的器件，在排查故障时可调换多余输入端试用。若不能排除集成芯片损坏的可能，可直接替换芯片，便于判断故障来源究竟是芯片损坏还是布线错误。（2）TTL电路工作时可能产生电源电流尖峰，并通过电源耦合破坏电路，应采取必要措施加以避免。（3）若电路工作频率较高，应尽量减少电源内阻，选用线径较粗的电源线和地线，扩大底线面积或采用接地板，利用电源线和地线进行信号屏蔽；各逻辑信号线尽量远离时钟脉冲线；尽量采用短导线；多路同步电路的时钟脉冲信号之间的延时时间尽可能短。（4）CMOS电路的锁定效应（也称为可控硅效应）是指器件内部的正反馈使得工作电流越来越大，直接导致发热烧毁的现象。当CMOS电路工作在较高电源电压或输入/输出信号电平高于电源电压时，就有可能出现锁定效应。因此在电路搭建过程中，应采取以下措施进行预防：注意电源的去耦，地线尽可能粗，以减小其阻值；在保证电路正常工作的前提下，尽量降低V的值；保证电路在一定工作DD速度的前提下，使电源电流小于器件的锁定电流（如40mA）；对输入信号进行钳位。1.4 小结
本章主要介绍了数字电路与系统实验的基础知识，包括数字电路实验的特点、基本过程及基本要求；详细介绍了常用的CMOS集成逻辑门的电路结构、工作原理和逻辑符号；简单介绍了TTL逻辑门和ECL逻辑门的电路结构和工作原理；介绍了CMOS逻辑门和TTL逻辑门的特性参数，以及实际使用中应该注意的问题等。作为数字电路与系统实验的开篇，本章旨在为初次接触的学习者提供一定的理论和实践基础。1.5 问题与思考
1.数字电路与系统实验有哪些基本特点?
2.数字电路与系统实验的基本过程是什么?
3.数字电路与系统实验的基本要求是什么?
4.数字集成电路主要有哪两大类?目前占市场主要份额的是哪一类?
5.构成CMOS集成逻辑门的主要器件是什么?请描述其开关特性。
6.构成TTL集成逻辑门的主要器件是什么?请描述其开关特性。
7.常用的CMOS集成逻辑门有哪些?
8.CMOS集成逻辑门有哪些特性参数?
9.CMOS集成逻辑门的逻辑电平是怎么定义的?
10.CMOS集成逻辑门的噪声容限是怎么定义的?其表征了逻辑门的什么特性?
11.CMOS集成逻辑门的负载能力是怎么定义的?
12.CMOS集成逻辑门的动态特性参数有哪些?各自是怎么定义的?
13.目前常用的CMOS集成逻辑门都有哪些系列?
14.与TTL电路相比，CMOS电路的主要优势是什么?
15.CMOS电路和TTL电路的电压、电流匹配条件是什么?
16.请简述CMOS电路低电压化趋势的原因。
17.目前低电压CMOS电路的标准逻辑电源电压都有哪些?其接口电路应注意哪些问题?
18.造成数字电路与系统实验故障的原因都有哪些?
19.实际使用中，逻辑门的多余输入端应怎么处理?
20.一般集成电路的输出端是否可直接接地或电源?是否可直接并接?第2章数字电路与系统课程实验本章是对数字电路与系统理论课程有益的补充，属于实验应用部分。本章共包含9个实验，涉及数字电路与系统10章知识和内容，需要读者具有相应的知识背景。2.1 基本逻辑门功能验证及组合逻辑电路设计实验
一、实验目的
1.了解数字逻辑实验仪的原理，掌握其使用方法。
2.熟悉基本逻辑门的逻辑功能，掌握基本门电路逻辑功能的测试方法。
3.掌握用基本逻辑门设计组合逻辑电路的方法。
二、实验预习要求
1.数字逻辑实验仪的组成和工作原理。
2.预习组合逻辑电路设计方法和步骤。
3.认真查阅实验器件的功能表和引脚图。
4.根据实验内容要求画出设计电路图，拟定合理的具体实施方案，并标注所用集成电路的型号和引脚。
5.画出实验记录表格。
6.预习思考题（1）如何用两输入或非门来实现非门的功能（两种方法）?（2）如何用异或门来实现传输门的功能?（3）14脚的集成芯片正常工作时，7脚和14脚如何接?（4）与非门中若某一端不用时，应如何处理?（5）本实验使用芯片多数为TTL系列，如74LS00与非门。当其输入端悬空时，其输出端处于什么状态?（6）TTL电路中，逻辑0状态和逻辑1状态对应的标准电压值分别是多少?（7）在实验中，如何判断74×86是异或门?
三、实验原理
1.双列直插式封装
中、小规模数字IC中最常用的是TTL电路和CMOS电路。TTL器件型号以74或54作为前缀，称为74/54系列，如74LS08（四两输入与门）等，其中，74系列为民用芯片，54系列为军用芯片。LS为TTL系列，数字08代表功能芯片序号。中、小规模CMOS数字集成电路主要是4××／45××（×代表0～9的数字）系列，74HC系列代表高速CMOS电路，74HCT系列代表与TTL兼容的高速CMOS电路。TTL电路与CMOS电路各有优缺点，在数字电路教学实验中，本书主要使用TTL 74系列芯片作为实验器件，采用单一+5V作为供电电源。
数字IC器件有多种封装形式。为了教学实验方便，实验中所用的74系列器件封装均选用双列直插式，如图2.1.1所示。（1）从正面（上面）看，器件一端有一个半圆缺口，缺口下方第一个引脚为1号引脚，引脚号按逆时针方向排序。双列直插封装IC的引脚数有 14、16、20、24、28等若干。（2）双列直插器件有两列引脚，分列在芯片的两边，均为向下针式，故名为双列直插式。使用时，将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚弄弯或折断，造成人为故障。（3）如果要使74系列芯片工作，通常需要接正、负电源。一般情况，芯片右下角的最后一个引脚是GND，左上角的引脚是V。例CC如，14引脚器件的引脚7是GND，引脚14是V；20引脚器件的引脚CC10是GND，引脚20是V。但也有例外，例如，16引脚的双JK触发CC器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是V。所以使用集成电路器件时要先看清它的引脚图，找对电源和地，CC避免因接线错误造成器件损坏。（4）如图2.1.1～图2.1.8所示，均为14脚芯片，且从芯片内部结构图中可以看出，每个芯片中均含有4个独立的门电路，且均为两入一出型。其中应注意的是，前两个门电路均为1入、2入、3出和4入、5入、6出，第三、四个门电路是8出、9入、10入和11出、12入、13入。图2.1.1 74×00芯片引脚排列图2.1.2 74×00芯片内部结构图2.1.3 74×08芯片引脚排列图2.1.4 74×08芯片内部结构图2.1.5 74×32芯片引脚排列图2.1.6 74×32芯片内部结构图2.1.7 74×86芯片引脚排列图2.1.8 74×86芯片内部结构
2.4位二进制加法器的引脚排列图
图2.1.9所示为16引脚的4位二进制加法器的引脚排列图。（1）引脚16与引脚8为V和GND，如果要芯片工作，应将引脚CC16接电源正极（+5V），引脚8接电源负极（接地端）。（2）引出端A～A、B～B、C为逻辑门的输入端，引出端S141441～S和CO为逻辑门的输出端。4图2.1.9 74×283芯片引脚排列（3）其中A～A和B～B为加数和被加数（4位二进制数）的输4141入端，C为低位的进位输入，通常在芯片级联扩展时使用；S～S441为相加后结果的输出端（本位和），CO为向高位的进位端口，即当相加的结果大于15时，CO端会输出1，否则输出0。
3.组合逻辑电路设计
组合逻辑电路是一类没有记忆功能的电路。它任意时刻的输出仅与当前的输入有关，与过去输入状态历史无关。组合逻辑电路设计步骤为：根据实际的逻辑问题和设计需求进行逻辑抽象，定义逻辑状态的变量（赋予其特定含义），再按照给定事件因果逻辑关系列出逻辑
试读结束[说明：试读内容隐藏了图片]