作者：周润景
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
基于HyperLynx9.0的信号和电源完整性仿真分析试读：
前言
随着电子技术和通信技术的快速发展，信号速率不断提高。同时，由于高速电路应用的迅速增多，高速芯片和器件也越来越被广泛使用。高速数字电路的设计技术复杂，尤其是大规模和超大规模集成电路越来越多地应用到电路系统中，芯片越来越小，引脚数越来越多，对此带来的信号完整性问题也越来越引人关注。由此可见，在当今的设计领域，电子设计的体积减小会导致电路布局布线的密度增大，从而使得高速信号的完整性问题成为设计好坏的关键因素。
本书基于HyperLynx 9.0软件，通过实例讲解软件的操作，并通过实例进行仿真和分析。
本书共分为26章，其中，第1章主要介绍信号完整性的相关问题及产生原因；第2章主要介绍IBIS模型的构成及工作原理，并对IBIS模型的描述方法做了简要介绍；第3章主要讲解传输线与信号完整性的相关理论知识；第4章~第11章介绍HyperLynx 9.0的信号完整性设计分析的基本操作，包括电路原理图的设计、布线前仿真和布线后仿真设计；第12章~第17章主要介绍HDMI、PCI-E、SATA、SAS、DDR、USB实例的仿真步骤及分析；第18章~第20章主要介绍HyperLynx 9.0进行电源完整性仿真分析的基本操作及实例分析；第21章~第26章以DDR2内存接口和PCI-E串行通道为例，对其进行布局前仿真和后仿真验证。本书层次结构清晰，内容全面，理论与实例相结合，有助于读者理解。
本书第4章~第26章由周润景编写；贾雯编写了第1章~第3章，并对书中的例子做了全面的验证。全书由周润景负责统稿。参加本书编写的还有姜攀、托亚、王洪艳、何茹、蒋诗俊、张晨、张龙龙、刘晓霞、姜晓黎、张红敏、张丽敏、宋志清、周敬。
本书的出版得到了Mentor Graphics公司的大力支持，在此表示感谢！
为便于读者阅读、学习，本书配有电子资料包，请访问http://yydz.phei.com.cn，到“资源下载”栏目下载。
由于作者水平有限，加上时间仓促，书中错误和不妥之处在所难免，恳请读者批评指正。编著者第1章信号完整性概述【本章学习目的】● 了解什么是信号完整性。● 了解信号完整性的相关问题及产生的原因。● 了解IBIS模型和S参数模型基础知识。
广义上讲，信号完整性（Signal Integrity，SI）是指信号在传输过程中能够保持信号时域和频域特性的能力，即信号在电路中能以正确的时序、幅值以及相位等做出响应。如果每个信号都是完整的，那么由这些完整的信号组成的系统，也同样具有很好的完整性。
若电路中信号能够以要求的时序和电压幅度从源端传送到接收端，就表明该电路具有较好的信号完整性。否则，若信号不能正确响应时，就出现了信号完整性问题。
信号完整性具有以下两个基本条件。【空间完整性】 又称信号幅值完整性，为满足电路的最小输入高电平和最大输入低电平要求。【时间完整性】 电路的最小建立和维持时间。1.1 信号完整性的要求以及问题的产生
信号完整性问题如果未能得到妥善解决将会导致信号失真，而失真后的不正确数据信号、地址信号和控制线信号将会引起系统错误工作，甚至直接导致系统崩溃。因此，信号完整性问题已成为高速产品设计中非常值得注意的问题。
信号完整性最原始的含义是：信号保持其应该具有的波形得到良好的保证而不产生畸变。很多因素都会导致信号波形的畸变，如果畸变较小，对于电路的功能不会产生影响；但是如果畸变很大，电路应有的功能就会受损甚至被破坏。那么这里又会出现另一个问题：波形畸变多大会对电路板功能产生影响？这就是信号完整性的要求问题。而这个要求，和具体应用以及电路板的其他电气指标有关，并没有确定统一的指标。1. 信号完整性的要求
系统频率（芯片内部时钟源及外部时钟源）、电磁干扰、电源纹波、数字器件开关噪声、系统热噪声等都会对信号产生影响。
从上文提到的信号完整的两个基本条件可以得出信号完整性的要求。信号完整性的要求也要从这两个方面——时间和空间，反映到实际的信号上，就是信号的幅值高低和频率相位。
对于数字信号而言，对畸变的兼容性相对较大。能有多大的兼容性，还要考虑电路板上的电源系统供电电压纹波、系统的噪声余量、所用器件对于信号建立时间和保持时间的要求，等等。而对于模拟信号，相对比较敏感，可容忍的畸变相对较小，至于能容忍多大的畸变，和系统噪声、器件非线性特性、电源质量等有关。2. 信号完整性问题产生的原因
信号完整性问题的真正起因是不断缩减的信号上升与下降时间。一般来说，当信号跳变比较慢即信号的上升和下降时间比较长时，PCB中的布线可以建模成具有一定数量延时的理想导线而确保有相当高的精度。此时，对于功能分析来说，所有连线延时都可以集总在驱动器的输出端，于是，通过不同连线连接到该驱动器输出端的所有接收器的输入端在同一时刻观察都可得到相同波形。
然而，随着信号变化的加快，信号上升时间和下降时间缩短，电路板上的每一个线段由理想的导线转变为复杂的传输线。此时信号连线的延时不能再以集总参数模型的方式建模在驱动器的输出端，同一个驱动器信号驱动一个复杂的PCB连线时，电学上连接在一起的每一个接收器上接收到的信号就不再相同。从实践经验中得知，一旦传输线的长度大于驱动器上升时间或者下降时间对应的有效长度的1/6，传输线效应就会出现，即出现信号完整性问题，包括反射、上冲和下冲、振荡和环绕振荡、地电平面反弹和回流噪声、串扰和延迟等。1.2 信号完整性问题的分类
信号完整性问题可以分为以下4类。● Single Trace Signal Integrity：单根传输线的信号完整性问题，即
反射效应。● Crosstalk：相邻传输线之间的信号串扰问题，即串扰效应。● PI Related：与电源和地分布相关的问题，即轨道塌陷。● EMI：电磁干扰和辐射问题，即电磁干扰。
这4类解决方案是按照层次逐级递进的。也就是说，在实施信号完整性解决方案时，要按照上述的分类顺序依次解决好问题，然后再解决下一个层次的问题，显然，上述观点涉及的其实已经是广义的信号完整性了，它融合SI、PI、EMI为一体。在实际应用中，SI、PI、EMI经常由不同的工程师负责，这个时候就要协同合作，做出相对完美的产品。
在实际工作中，信号完整性问题的根源大部分都是反射和串扰。在所有的单个网络信号完整性问题中，几乎所有的问题都来源于信号传输路径上的阻抗不连续所导致的反射。反射是指传输线上存在回波，驱动器输出信号（电压/电流）的一部分经传输线到达负载端的接收器；由于不匹配一部分被反射回源端驱动器，在传输线上形成振铃。而串扰是指两个不同互联网之间引起的干扰和噪声。1. 反射
源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负；反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
在实际工作中，很多硬件工程师都会在时钟输出信号上串接一个小电阻，这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的增大，振铃会消失，但信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。2. 串扰
我们在实验中经常发现，有时对于某根信号线，从功能上来说并没有输出信号，但测量时，会有幅度很小的规则波形，就像有信号输出。这时如果测量一下与它邻近的信号线，则会发现某种相似的规律。如果两根信号线靠得很近，通常会出现，这就是串扰。
当然，被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布线空间小，信号必然靠得很近，所以只能控制但无法消除。对于受到串扰影响的信号线，邻近信号的干扰对其来说就相当于噪声。串扰大小和电路板上的很多因素有关，并不仅仅是因为两根信号线间的距离。当然，距离最容易控制，也是最常用的解决串扰的方法，但不是唯一方法。这也是很多工程师容易误解的地方。
串扰是由同一PCB的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。3. 轨道塌陷
噪声不仅存在于信号网络中，电源分配系统中也存在。我们知道，电源和地之间的电流流经路径上不可避免地存在阻抗，除非电路板上的所有东西都变成超导体。那么，当电流变化时，不可避免产生压降，因此，真正送到芯片电源引脚上的电压会减小，有时减小得很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。
轨道塌陷有时会产生致命的问题，很可能影响电路板的功能。高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。但同时控制噪声越来越难，因为高性能处理器对电源系统的苛刻要求，构建更低阻抗的电源分配系统变得越来越困难。又一次涉及阻抗，理解阻抗是理解信号完整性问题的关键。4. 电磁干扰
当板级时钟频率在100~500MHz范围内时，这一频段的前几次谐波在电视、调频广播、移动电话和个人通信服务（PCS）这些普通通信波段内，这就意味着电子产品极有可能干扰通信，所以这些电子产品的电磁辐射必须低于容许的程度。遗憾的是，如果不进行特殊设计，在较高频率时，电磁干扰会更严重。共模电流的辐射远场强度随着频率线性增加，而差分电流的辐射远场与频率的平方成正比，随着时钟频率的提高，对辐射的要求必然也会提高。
电磁干扰问题有三个方面：噪声源、辐射传播路径和天线。前面提到的每个信号完整性问题的根源也是电磁干扰的根源。电磁干扰之所以这么复杂，是因为即使噪声远远低于信号完整性噪声预算，它仍会达到足以引起严重辐射的程度。1.3 模型介绍1.3.1 IBIS模型
在高速电路仿真设计中，如果想要真实、准确地获得某一信号的具体情况，就必须知道该信号的驱动端和接收端的具体电压电流情况，这样就需要我们知道特定驱动端和接收端的模型。在高速仿真领域，最常用的模型主要有SPICE和IBIS模型两种，IBIS模型效率较高且较易获得，SPICE模型精确但不包含PCB上的寄生电感、阻抗、容抗等参数。因此，IBIS模型多用于PCB的仿真，而SPICE模型则多用于模拟芯片的仿真。
IBIS（Input/Output Buffer Information Specification）模型是用来描述IC器件输入、输出和I/O Buffer行为特性的文件，并且能够用来模拟I/O缓冲器和板上电路系统的相互作用。具体而言，IBIS模型通过I/V曲线的形式描述了器件I/O缓冲器的输入输出阻抗、上升下降时间以及上拉下拉等情况，高速电路仿真软件通过将这些信息与传输线电气特性相结合，分析其相互影响和作用后，就可以借助这些信息完成高速电路的相关仿真，包括反射、串扰和时序等。1.3.2 S参数模型
高速数字传播系统主要研究信号和能量两大问题：信号问题主要是研究幅频和相频特性；能量问题主要是研究能量如何有效地传输。微波系统是分布参数电路，必须采用场分析法，但场分析法过于复杂，因此需要一种简化的分析方法。微波网络法广泛运用于微波系统的分析，是一种等效电路法，在分析场分布的基础上，用等效电路的方法将微波元件等效为电抗或电阻器件，将实际的导波传输系统等效为传输线，从而将实际的微波系统简化为微波网络，把场的问题转化为路的问题来解决。微波网络理论在低频网络理论的基础上发展起来，低频电路分析是微波电路分析的一个特殊情况。一般地，对于一个网络有Y、Z和S参数可用来测量和分析，Y称为导纳参数，Z称为阻抗参数，S称为散射参数；前两个参数主要用于集总电路，即Y和Z参数对于集总参数电路分析非常有效，各参数可以很方便地测试。但是在微波系统中，由于确定非TEM波电压、电流的困难性，而且在微波频率测量电压和电流也存在实际困难，因此在处理高频网络时，等效电压和电流及有关的阻抗和导纳参数变得较抽象。与直接测量入射、反射及传输波概念更加一致的表示是散射参数，即S参数矩阵，它更适合于分布参数电路。S参数就是建立在入射波、反射波关系基础上的网络参数，适合于微波电路分析，以器件端口的反射信号及从该端口传向另一端口的信号来描述电路网络。同N端口网络的阻抗和导纳矩阵那样，用散射矩阵也能对N端口网络进行完善的描述。阻抗和导纳矩阵反映了端口的总电压和电流的关系，而散射矩阵反映端口的入射电压波和反射电压波的关系。散射参量可以直接用网络分析仪测量得到，用网络分析技术来计算。只要知道网络的散射参量，就可以将它变换成其他矩阵参量。下面以二端口网络为例说明各个S参数的含义，如图1.3.1所示。图1.3.1 二端口S参数定义
二端口网络有4个S参数，Sij代表的意思是能量从j口注入，在i口测得的能量，如S11定义为从Portl口反射的能量与输入能量比值的平方根，也经常被简化为等效反射电压和等效入射电压的比值。各参数的物理含义和特殊网络的特性如下：S11——端口2匹配时，端口1的反射系数；S22——端口l匹配时，端口2的反射系数；S12——端口1匹配时，端口2到端口1的反向传输系数；S21——端口2匹配时，端口1到端口2的正向传输系数。对于互易网络有：S12=S21；对于对称网络有：S11=S22。我们经常用到的单根传输线，或一个过孔，就可以等效成一个二端口网络，一端接输入信号，另一端接输出信号。如果以Port1作为信号的输入端口，以Port2作为信号的输出端口，那么S11表示的就是回波损耗，即有多少能量被反射回源端（Port1），这个值越小越好，一般建议S11<0.1，即-20dB；S21表示插入损耗，也就是有多少能量被传输到目的端（Port2），这个值越大越好，理想值是l，即0dB，S21越大传输的效率越高，一般建议S21>0.7，即-3dB。【S参数的优点】● 能够把一个很复杂的网络绘制成S参数，以查看它的频率响应特
性，很好地了解衰减、反射等相关频率参数。● 用黑盒子的形式代表一个网络结构。我们只需要关注我们想要的
仿真结构，而不需要去关心中间的具体网络构成。● S参数能够通过实验室仪器测量得到，并将它导入仿真电路中进
行信号的仿真，从而省去了我们寻找和创建模型的过程，也可以
通过它来验证仿真结果是否和实际结果一致。【S参数的缺点】● S参数是一个行为模型，它失去了实际的物理特性。● S参数的精度取决于实验室测量的精度，也取决于生成S参数软
件工具输入的参数设定。一旦创建了一个S参数模型，就需要基
于下面的标准去检查S参数模型生成的质量：无源性和互逆性。
基于S参数的准确性，我们应该用它在时域中做仿真，从生成的
波形和预期的电压波动看是否符合要求，如果测量出来的结果有
用，我们再去判断它的精确性，最终得到能使用的S参数模型。习题
1. 信号完整性会产生什么相关问题？
2. 什么是信号完整性？
3. 什么是S参数模型？
4. 简述IBIS模型和S参数模型的优、缺点。第2章IBIS模型介绍【本章学习目的】● 掌握IBIS模型的基本构成和工作原理。● 掌握IBIS的器件描述。● 掌握IBIS模型的建立方法。
IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego通过了Version2.0版，同年12月升级为Version2.1版，1995年12月其Version2.1版成为ANSI/EIA-656标准，1997年6月发布了Version3.0版，同年9月被接纳为IEC 62012-1标准，1998年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。
IBIS本身只是一种文件格式，它说明在一个标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下4项工作：（1）获取有关芯片驱动器和接收器的原始信息源；（2）获取一种将原始数据转换为IBIS格式的方法；（3）提供用于仿真的可被计算机识别的布局布线信息；（4）提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。2.1 IBIS工作原理
IBIS是一种简单直观的文件格式，很适合用于类似于SPICE（但不是SPICE，因为IBIS文件格式不能直接被SPICE工具读取）的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄露电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当进行简单的带负载仿真时，比相应的全SPICE三极管级模型仿真要节省相当大的计算量。
IBIS提供两条完整的V-I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V-I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。【IBIS模型的优点】● 在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生
参数与ESD结构。● 提供比结构化的方法更快的仿真速度。● 可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析
的信号完整性问题包括串扰、反射、振荡、上冲、下冲、不匹配
阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和
串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条
件下的信号行为及一些用物理测试无法解决的情况。● 模型可以免费从半导体厂商处获取，用户无须对模型付额外开
销。● 兼容工业界广泛的仿真平台。【IBIS模型的缺点】● 多芯片厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS工具
就无法工作。虽然IBIS文件可以手工创建或通过SPICE模型自动
转换，但是如果无法从厂家得到最小上升时间参数，则任何转换
工具都无能为力。● IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是
那些包含复杂反馈的电路。● IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同
引脚组合的互感，从这里可以提取一些非常有用的地弹信息。它
不工作的原因在于建模方式，当输出由高电平向低电平跳变时，
大的地弹电压可以改变输出驱动器的行为。2.2 IBIS基础知识1. IBIS和SPICE的区别
IBIS模型可用于系统级印制电路板的仿真，主要是将器件外部和I/O缓冲接口特性模型化。IBIS模型包含I/O缓冲器到印制电路板间的行为特性。不过，不包含芯片内部节点的电路特性。而另一方面，SPICE模型则可模拟芯片内部的所有晶体管，SPICE晶体管级模拟将分析全部输出缓冲器的信号路径。但是，PCB上寄生电感、阻抗、容抗的各种要素未进行考虑。
如果有IBIS模型，就能进行系统级的高速仿真。在IBIS模型中，可以描述IC芯片与外部之间的行为特性。如果是高速信号，IC封装和PCB等的寄生参数对信号特征有很大的影响。因此，所有的IBIS模型都定义了引脚和封装中的寄生电感、电阻和电容，如图2.2.1所示。图2.2.1 IBIS模型包含的引脚和封装参数
IBIS模型的优点如下：
选择IBIS模型的理由是快速，用IBIS模型仿真，速度要比使用晶体管级的SPICE模型仿真快10倍。因此，如果使用IBIS模型仿真就可以节约系统设计者的分析时间。另外，IC厂商可以提供IBIS模型给用户进行高速仿真，而且不透露属于知识所有权的IC电路网表信息，这就是其优点。
现行的IBIS 3.2/4.0模型能正确地反映CMOS缓冲器的阻抗特性和转换时间。但不适合电源完整性的仿真，以后会逐步改进完善。
如果同时用IBIS模型和SPICE模型进行仿真，就可以看到结果波形有差异。以波形初始延迟为例，这里所说的初始延迟是指仿真波形开始转换的时间减去波形开始的时间，即模拟输出曲线上的t0。在相同输入信号和负荷的情况下，两种结果不一样的现象经常发生。虽然很难理解，但是仔细研究就会发现各个波形中存在时间偏移的现象。这是为什么？原因是在SPICE模型中，仿真结果包含了信号在缓冲器中的延迟时间，而在IBIS模型中得到的仿真结果就没有反映这个延迟时间。SPICE和IBIS模型在初期延迟的差异是无关紧要的，因为用户会在仿真中基本规避延迟时间。所以在实际使用中并不成为问题。
另外，模型的准确性和这个模型的来源有关。如果通过测试芯片产生IBIS模型，该模型就无法描述最大和最小值时的输出特性。当IC设计人员在收集硅芯片基准数据后仔细研究其晶体管模型时，他们会发现SPICE生成的模型更为精确。
IBIS与SPICE模型或许不是百分之百一致，但速度优势总会使IBIS模型成为系统分析的有用工具。2. IBIS是什么
IBIS是Input/Output Buffer Information Specification的简写，是进行数字电路的传输线路分析即信号完整性分析，描述高速器件输入/输出特性的行为模型。简单地说就是高速PCB仿真使用的模型。
IBIS的规格是IBIS开放论坛制定的，但是其只规定了信息的格式，关于仿真处理和模型的使用方法并没有特别规定。
IBIS模型里记录器件Pin脚的排列信息和输入/输出的特性，基本的构成如下。
1）驱动端模型（输出模型） 输出模型结构如图2.2.2所示，等效电路图如图2.2.3所示。图2.2.2 输出端模型图2.2.3 输出端等效电路图● Rate：上升、下降的特性。● Pull down I-V curve：在输出为逻辑低电平时，半导体的V/I特性
曲线。● Pull up I-V curve：在输出为逻辑高电平时，半导体的V/I特性曲
线。● I-V curve：[Power clamp] clamp和[GND clamp] clamp二极管特性
曲线。● 半导体芯片电容C_comp。● 封装的RLC特性。
2）接收器模型（输入模型）● I-V curb：[Power clamp] clamp和[GND clamp] clamp二极管特
性。● 半导体芯片的电容C_comp。● 封装的LCR特性。
接收器模型和等效电路图分别见图2.2.4和图2.2.5。图2.2.4 接收器模型图2.2.5 接收器等效电路图
另外，由于IBIS模型是专门用于传输线路的仿真，其仿真分析的速度比SPICE模型大约快10倍，这也是IBIS模型在业界广泛应用的原因之一。3. IBIS模型的重要性
随着半导体器件的高速化和高度集成，要求我们从电路设计阶段到PCB设计阶段就需要进行传输线路的仿真分析，来合理布局布线。作为分析中必要的器件模型，IBIS模型和SPICE模型得到了广泛的利用，但是IBIS模型凭借其易于获得、简易、仿真速度快的优势，更加适用于PCB高速仿真。
但是容易获得的IBIS模型多数情况下需要我们事先检查其正确性，包含仿真器件的单调性和数据上的问题。如果IBIS模型有问题，会给使用者带来怎样的不便？
含有高速半导体器件的PCB设计中，为了减少改版的次数，运用EDA工具进行信号完整性分析是必不可少的。但是，如果我们获取的高速器件的IBIS模型有问题，在仿真的时候就会产生错误，这样又需要研究错误原因，修改IBIS模型，从而导致仿真时间的增加。另外，使用有问题的IBIS模型即使能顺利仿真，但样机的实际测量值与仿真结果不一致，就无法确认设计是否符合要求，这样的话，仿真还有什么用呢？
IBIS模型不仅对PCB的仿真精度和流程有很大的影响，而且对于客户控制成本也起到了一个很重要的作用。2.3 IBIS器件描述
IBIS文件中包含对于构成模型的基本器件的描述。对器件描述时应给出所有引脚号（一般只描述一些重要的引脚号，不重要的可以忽略）、信号名、模型名以及引脚的寄生参数。
[Package]：描述器件引脚的默认封装参数，可以全局指定所有引脚到半导体芯片连接的封装寄生参数。如果[Pin]中的R_pin、C_pin、L_pin没有特定给出，R_pkg、L_pkg、C_pkg将全局指定所有引脚到半导体芯片连接的封装寄生参数。
[Pin Mapping]：描述给定的驱动器、接收器或终端与电源、地总线的连接关系。
pulldown_ref：指明与该引脚相连的地总线。
pullup_ref：指明与该引脚相连的电源总线。
gnd_clamp_ref、power_clamp_ref：描述的是不同于先前的电源或地总线连接方式。
对于差分模型的引脚：[Diff_Pin] inv_pin vdiff tdelay_typ tdelay_min tdelay_max2 3 0.005 0 NA NA11 10 0 0 NA NA
Vdiff：描述输入或三态状况下的差分阈值电压，对于输出，差分阈值电压为0。差分阈值电压将取代Vinh和Vinl。如果差分引脚没有定义Vdiff，只在[model]中定义了Vinh，则Vdiff为默认值200mV。
tdelay_typ、tdelay_min、tdelay_max：描述的是反向引脚相对同向引脚的延时，该值可以为任何极性。2.3.1 模型描述1. 输入模型
输入模型可以被看为接收器的输入、受控输入或驱动输入。当用IBIS文件进行输入到输出的仿真时，输出模型作为设备的驱动器同时输入模型作为设备的接收器。
IBIS规范用下列的一些关键词来定义输入模型结构。下列的关键词属于IBIS规范3.2版本。
[Model]：输入模型的名称。
[Model_type]：模型的类别（例如：输入、输出，等等）。
[Vinh]：最小的接收器输入阈值电压。接收器的阈值电压Vinh来自于数据手册。对于差分输入，在[Pin Mapping]中定义的Vdiff参数将重设Vinh的值。
[Vinl]：最大的接收器阈值电压。接收器的阈值电压Vinl来自于数据手册。对于差分输入，在[Pin Mapping]中定义的Vdiff参数将重设Vinl的值。
[C_comp]：输入的芯片电容。它包括晶体管和电路元件的寄生电容，敷金属的电容和焊盘电容，不包括封装电容。
[Temperature Range]：器件特定的工作温度。
[Voltage Range]：器件指定的供应电压。
[GND Clamp Reference]：关于地钳位电路的参考电压，在大多数情况下，参考的电压为地。但是在某些情况下它将不同于地，如果地钳位的参考电压没有定义，则地为默认的参考电压。
[GND Clamp]：地钳位电路的I/V特性。数据是以地钳位的参考电压为参考的。这些数据是通过Vtable=Vin-[Ground Clamp Reference Voltage]取得的。数据范围是-VCC~VCC，二极管的曲线在-VCC~0这个范围内为一段斜线，0~VCC之间二极管处于正常的工作区域。
[Power Clamp Reference]：电源钳位电路的参考电压。在大多数情况下，参考电压为供应电压，但是在某些情况下它将不同于VCC或指定的供应电压。如果钳位参考电压没有指定，则参考电压默认为指定的供应电压。
[Power Clamp]：电源钳位电路的I/V特性。数据是以电源钳位的参考电压为参考的。IBIS文件中数据是通过Vtable=[Power Clamp Reference Voltage]-Vin取得的。电源钳位数据的范围为VCC~2VCC。电源钳位二极管的曲线在VCC~2VCC范围内为一段斜线。正常工作下的电源钳位不包括0~VCC范围内的数据，因为地钳位数据已经包括了这些数据。如果电源钳位也包含这个范围内的数据，则在正常工作范围内仿真器将对这些数据重复计算。
电源和地钳位曲线定义了输入模型的ESD结构。当输入在GND和VCC之间时，电路处于正常的工作状态。当电压大大高于提供的VCC和低于GND时，其中的一个二极管打开用于阻止输入电路中出现过度的电压。对于典型的输入结构，电源钳位二极管在输入电压大于VCC+0.7V的部分将会是一段斜线，地钳位曲线二极管在输入电压低于-0.7V的部分也将是一条斜线。
下面是一个IBIS LVDS输入模型的例子。2. 三态输出模型
IBIS规范使用关键词来定义输出模型结构的电路元器件。下列的关键词是IBIS规范3.2版本在描述输出模型时所用的关键词。
[Model]：输出模型的名称。
[Model_type]：模型的类别。
[Enable]：高电平有效或低电平有效。
[Polarity]：同向或相对的反向引脚。对于一对差分引脚，当一个引脚为同向时，则另一个相对的为反向引脚。
Vref：参考的基准电压。
Vref/Rref/Cref：进行时序分析时测试负载电路的参考值，一般会在数据手册中给定。
C_comp：输出结电容。它包含晶体管和电路的寄生电容，敷金属电容和焊盘电容，不包含封装电容。
[Temperature Range]：指定（的）器件工作的温度范围。
[Voltage Range]：器件指定的供应电源（VCC）。
[GND Clamp Reference]：地钳位电路的参考电压。在大多数情况下以地为参考，但是在某种特定的情况下可能不以地为参考。如果没有给出此项则默认以地为参考。
[GND Clamp]：地钳位电路的I/V特性。数据是以地钳位的参考电压为参考的。这些数据是通过Vtable=Vin-[Ground Clamp Reference Voltage]取得的。数据范围是-VCC~VCC，二极管的曲线在-VCC~0这个范围内为一段直线，在0~VCC之间二极管处于正常的工作区域。
[Power Clamp Reference]：电源钳位电路的参考电压。在大多数情况下，参考电压为供应电压，但是在某些特定情况下它将不同于VCC或指定的供应电压。如果钳位参考电压没有指定，则参考电压默认为指定的供应电压。
[Power Clamp]：电源钳位电路的I/V特性。数据是以电源钳位的参考电压为参考的。IBIS文件中数据是通过Vtable=[Power Clamp Reference Voltage]-Vin取得的。电源钳位数据的范围为VCC~2VCC。电源钳位二极管的曲线在VCC~2VCC范围内为一段斜线。正常工作下的电源钳位不包括0~VCC范围内的数据，因为地钳位数据已经包括了这些数据。如果电源钳位也包含这个范围内的数据，则在正常工作的范围内仿真器将对这些数据重复计算。
[Pulldown Reference]：下拉电路的参考电压。在大多数情况下是以地为参考的，但是在某种特定的情况下可能不以地为参考。如果没有给出此项则默认以地为参考。
[Pulldown]：下拉电路的I/V特性。数据以下拉参考电压为参考。IBIS文件中的数据为Vtable=Vin-[Pulldown Reference Voltage]。下拉数据的范围为-VCC~2VCC。
[Pullup Reference]：上拉电路的参考电压。在大多数情况下以VCC为参考，但是有时候也不同于VCC或指定的供应电压。如果没有给出此项则默认为以指定的供应电源为参考。
[Pullup]：上拉电路的I/V特性。数据以上拉参考电压为参考。IBIS文件中的数据为Vtable=[Pullup Reference Voltage]-Vin。上拉数据范围为-VCC~2VCC。
[Ramp]：描述了输出上升和下降的边沿斜率dv/dt_r和dv/dt_f。斜率是通过测量曲线20%和80%点取得的。R_load是用来产生dv/dt数据的阻性负载，默认值为50Ω。
[Falling Waveform]：输出逻辑状态从高到低时所需的时间，测试负载为R_fixture与V-fixture相连。
[Rising Waveform]：输出逻辑状态从低到高时所需的时间，测试负载为R_fixture与V_fixture相连。
下面是一个三态输出模型的例子。2.3.2 电路板的描述
板级元件是描述印制电路板和底层的一般术语，它们可以通过一系列用户可见的引脚与另一个板相连。板极元件之间的互连性可以参照电路板的描述文件。电路板描述适用于SIMM和DIMM模块、MCMs、处理器模块和封装。
电路板描述所需要的关键词如下。
[Begin Board Description]：开始电路板描述文件，文件描述了引脚和其在板上元件之间的连接关系。[Begin Board Description] 16Meg×8 SIMM Module
[Pin List]：列出引脚名称以及与其连接的引脚号和数据。 [Pin List] Signal-name |A SIMM Board Example A1 GND A2 data1 A3 data2 A4 POWER5 |这个引脚与5V电源相连 A5 NC |没有与任何引脚相连|.|.|etc
[Path Description]：Len、L、R和C子参数给定长度、串联电感、电阻和每段路径描述中与地相连的电容，并用这些参数来描述引脚与其他引脚或集成电路板的引脚的连接关系。Fork和End Fork子参数用来描述分支电路路径。[Path Description] passThrul |An Example Path For a SIMM ModulePin B5Len =0 L =2.0n/ Len =2.1 L =6.0n C =2.0p/ForkLen =1.0 L =1.0n C =2.0p/Node U23.15EndforkLen =1.0 L =6.0n C =2.0p/PinA5|
[Reference Designator Map]：参考节点的映射关系。[Reference Designator Map] | External Part Reference| Ref Des Filename Component name U23 pp100. ibs Pentium(R)-pro-processor U24 Simm. ebd 16Meg ×36 SIMM Module U25 1s244. ibs National 74LS244a U26 rlok. ibs My-lok-pullup
[End Electrical Description]：结束电路板的描述。2.4 IBIS模型的建立
一般来说，获取IBIS模型有以下3种途径：● 通过Internet获取或从专业厂商处购买现成的模型。通过Internet
虽然可以获得有限的免费模型，但是通常难以满足专门的设计需
要；而在专业厂商处购买完整的模型库，则可能会由于价格过于
昂贵而显得不太现实。● 从已有的SPICE模型进行电路仿真而获得IBIS模型。● 通过实际测量来创建IBIS模型。这当然不是一项简单的工作，可
能需要相当昂贵的设备，但这样做可以获得自己需要的任意模
型，具有相当的主动性。
IBIS模型数据可以通过4种途径组合得到：器件的数据手册、器件的SPICE模型、测量、借用其他器件合法的数据。大多数的数据手册都包括器件名、生产厂商、引脚引线、vinl、vinh、电压范围、模型类别、测试负载、C-comp，极少数的数据手册中包含I-V曲线、斜率、封装RLC参数，数据手册中不包括引脚（电源总线）的对应关系。下面主要讲述如何通过对SPICE模型进行电路仿真和通过测量得到IBIS模型的封装寄生参数、C-comp、I/V和V/T数据。2.4.1 由SPICE提取IBIS模型
由SPICE提取IBIS模型要做以下准备工作：（1）准备器件的引脚列表（.PIN）。（2）准备一个仅用于I-V和V-T曲线仿真的纯Buffer SPICE网表。（3）对每个Buffer运行仿真（.LIS）。（4）将Buffer的仿真输出转化为IBIS形式（.MRx）。（5）将独立的Buffer IBIS模型（.MRx）文件综合成一个IBIS模型。（6）运行IBISchk3来验证新的IBIS模型。（7）运行SPICE和IBIS的仿真来修正新模型。
由SPICE提取IBIS模型转换步骤如下：
1）准备SPICE模型网表（1）获得buffer的SPICE网表和buffer的作用文件。（2）从SPICE网表中除去所有关于封装、仿真源、传输线、测试负载等部分。（3）明确如何将buffer连接到所需要的输入、使能、输出、电源、地、参考电压等。（4）明确buffer的工作条件：温度、电压、电压容限。
2）I-V曲线仿真（1）可以使用.DC sweep或者.TRAN仿真。（2）在某些情况下使用瞬态分析较好。（3）在瞬态分析下应该使用较慢的转换斜率；如果转换斜率太快，在仿真时受buffer寄生电容的影响，会改变实际的电流（I=C·dV/dt）。（4）设定典型、最小、最大曲线对应的温度、电压、扫描电压和时间阶跃值。（5）在每种模式下（驱动高、低、三态）运行buffer仿真。（6）产生不同的曲线。
3）V-T仿真（1）使用瞬态.TRAN仿真。（2）选择足够小的时间间隔以获得详细曲线。（3）确保仿真时间足够长，以使buffer的输出达到一个稳定状态。（4）设定与I-V仿真最大、最小、典型曲线仿真相同的温度、电压。（5）设定R_fixture的可能值（可以用buffer作为驱动器时的传输线阻抗值或者选择输出电压摆幅为没有负载时的1/2~2/3之间的阻抗值）。（6）确保当R_fixture连接至每一个电平（高电平、低电平或其他电平）时都运行了上升下降沿仿真，这样对于一个CMOS buffer来说至少有4条V-T曲线。（7）每一条V-T曲线都有相同的时间参考。
4）将仿真数据转换为IBIS格式（1）格式化仿真数据，以适应后处理工具的需要（该步骤在使用IBISCenter时可以省略，因为HSPICE产生的输出数据文件能被IBISCenter直接读入）。（2）仿真数据后处理（包括I-V曲线的减除、钳位I-V曲线处理等，可由IBISCenter内部完成）。（3）将数据转化为符合IBIS语法。（4）将独立的buffer模型合成为完整的IBIS器件模型（此时还需要其他的相关信息，如模型类型、Vinh、Vinl、C_comp、封装LRC参数、Vmeas、Vref、Rref、Cref、器件名、版权、模型来源等）。
5）IBIS文件的处理和最大、最小典型值2.4.2 通过测量建立IBIS模型
本节将介绍测量IBIS模型参数的基本步骤。创建IBIS模型所需要的基本参数包括上拉、下拉以及钳位的I-V曲线、封装参数、C-comp、上升/下降速率，如图2.4.1所示。图2.4.1 IBIS模型参数1. 收集信息
在进行参数测量之前，必须收集一些信息。（1）封装信息：即便对同一器件，如果采用的封装类型不同，则对应不同封装类型需要不同的模型，这是因为不同的封装类型将导致不同的寄生参数。（2）确定该I/O缓冲单元是否采用混合型电源，因为有时候，钳压保护电路与缓冲单元的上拉、下拉电路使用不同的电源电压。（3）从器件的数据手册中查知器件正常工作的电压和温度范围，并确定哪些信号可在建模工作中忽略。（4）信号名与引脚的信息以及各个引脚与焊盘连接的电气特性。（5）确定该芯片（器件）需要多少个I/O模型，在一个芯片内可以采用多种缓冲单元设计方式。一般是使用尽量少或单一的输出结构来驱动芯片输出和I/O信号。对一个单一的输出结构，所有的输出和I/O信号均具有相同的I-V特性和上升/下降时间。
然而，即便采用相同的缓冲单元设计方式的I/O和输出端也不一定可以由同样的I/O缓冲单元模型来表示，因为在输出电容、信号功能（输出还是I/O）以及封装寄生参数方面还存在差别，不同的信号可能需要不同的I/O缓冲单元模型。另外，对于输入结构必须采用与输出结构不一样的模型，所以确定需要多少个模型可以按以下顺序来进行：
封装类型→缓冲设计类型→信号功能（输入、输出）→输入/输出电容及封装寄生参数
这里需要先测试出输入/输出电容值（即C_comp）和封装寄生参数。2. 测量数据
1）C_comp与封装寄生参数 C_comp实际上是除封装寄生参数以外的所有其他因素导致的寄生电容的总和。测量C_comp有几种方法，分述如下。（1）在IEEE 1194.1标准中规定了一种TDR（时域反射测试法）方法，这种方法的测试结果仅仅是一种近似结果。测试时，DUT（Device Under Test，待测电路）的待测引脚不是插在测试台的插座中，而是暴露在外，并且芯片应该切断电源，然后从待测引脚向器件内发射一个TDR脉冲，TDR的快速入射边缘将碰上由于封装和硅片的输出端导致的介质不连续截面，并反射回来。最后对比该反射波形与对已知电容进行同样试验的反向波形，从而近似地确定总电容值。该电容值中包括封装寄生电容的影响，从该电容值中减掉C_pkg便得到C_comp。（2）用IPA510（互连参数分析仪，Tektronix）可以进行更加精确的测量。IPA510使用Z_profile算法来分析、过滤由各种不连续性所导致的多重反射波，然后用DSP软件处理所得的数据，以提取出DUT的各项参数，如Z、td、U和C等。
IPA510还可以用来提取其他各种IBIS标准所要的封装参数，JEDEC JC-15委员会详细描述了测量封装参数的方法。当然，这是一件很烦琐而困难的任务，最好还是从半导体生产厂商处去获取封装参数。
2）I-V曲线测量 一般的数字缓冲器可以用两个模型来测试。【接收或三态模式】 可以测试以下电流：寄生二极管（对于MOSFETS）电流、ESD保护电路电流、上拉或下拉电阻电流、稳态过冲保护钳位电流、集成静态匹配端接电流。【驱动模式】 上拉或下拉结构的沟道电流、动态钳位电流、动态总线保持电流、集成有源诊断电流。
所以，驱动模式电流实际上已经包括了接收模式模型的静态电流，如果在测试中简单地以驱动模式模型代替接收模式模型来得到驱动电流，就会使静态电流被重复计算而加倍。同时，要使得在测试中改变驱动接收模式而使静态电流在转换中保持一个常数又非常困难。
那么如何保证IBIS模型中驱动模式模型的正确性呢？方法就是：保证电路中接收模式的静态电流为一个常数，在计算驱动模式时将两者间的差值添加上去而得到驱动模式下的V-I曲线。
3）4条V-I曲线 下拉曲线：由驱动器驱动低电平时驱动器与接收器（3态）的I-V曲线的差值组成，对于普通的CMOS缓冲器曲线的原点一般通过0V点，但对于RS232驱动器可能原点为-12V。
上拉曲线：由驱动器驱动高电平时驱动器与接收器（3态）的I-V曲线的差值组成，曲线的原点一般为电源电压。
地钳位：由接收（或三态）模式下的I-V曲线构成。
电源钳位：也由接收（或三态）模式下的V-I曲线构成，一般曲线的原点都为电源电压；但对于如5V兼容的3.3V缓冲器来说，上拉曲线是以3.3V为参考电压的，而电源钳位则是以5V作为参考电压的。
4）V-I曲线的几点解释 （1）曲线覆盖的范围一般都为-VDD~+2VDD，原因是理论上由于全反射造成的最大的过冲为信号摆幅的两倍。但其范围也可以不拘于此，也可以定义。（2）对于钳位曲线来说，电源钳位和地钳位所包含的信息是完全一样的。它们之间的不同仅仅是地钳位是以地作为参考电压来表示的，而电源钳位是以电源为参考电压来表示的。地钳位的范围是-VDD~+VDD，电源钳位的范围是+VDD~+2VDD。（3）-VDD~+2VDD的范围只是在IBIS模型中需要的最小范围描述，更大范围的数据同样可以。（4）对于混合电压的情况，如5V兼容3.3V器件、3.3V供电GTL电平器件等，它们的参考电压是以信号电压摆幅来决定的。（5）所有的数据必须具有相同的电压范围，并且在电压始末点必须有数据定义。（6）构成曲线的数据点越多，模型的准确度就越高。一般情况下100个点已可以满足要求。对于特别情况，可以根据曲线斜率和时间段的设置增加点数或减少点数。（7）温度与电源条件。IBIS模型支持三种缓冲器模型条件：典型值、最小值、最大值。对于CMOS器件，最小值（坏）需要高温和低压条件，最大值（好）需要低温和高压条件；对于双极器件，最小值（坏）需要低温和低压条件，最大值（好）需要高温和高压条件。（8）在V-I曲线的采点上使用了垂直方向线性取点的方法，这样的方法对于MOS管处于刚刚打开的状态时误差很大，但由于IBIS模型V-I曲线为MOS管处于全开状态下的曲线，此时饱和区域的曲线形状就不是特别重要了，可以采用线性取点的方法。
上拉、下拉特性及钳压保护特性均是通过I-V曲线来体现的，上升/下降速率（更详细的上升波形和下降波形）则是通过V-T曲线来体现的。其中I-V曲线的测量属于直流测量，而V-T曲线的测量属于交流测量。要从实际的芯片器件中测量这些参数，需要以下实验设备。● 一个可编程电源。其输出端能在保持所需要的输出电压的条件下
可以吸收或提供输出电流，并且输出端必须是浮地的。● 曲线轨迹仪。● 有至少4GHz带宽的数字采样滤波器。● 低电容（≤2pF）探针，如FET。● 用于直流测量的测试装置。● 用于交流测量的母板或特定的测试装置。● 最好还能有一个热电盘（一个帕尔贴器件），用于控制芯片温度。
当具备了这些设备时，I-V特性曲线的测量（包括Pull up、Pull Down、Power Camp、GND Clamp等）可以通过以下步骤来进行：（1）将器件安置在直流测试装置上，并与可编程电源连接好。（2）连接曲线轨迹仪的数据收集端与待测引脚，而将曲线轨迹仪的发射端接地。（3）用一层很薄的导热油脂将热电盘与待测器件粘住，并调至所需要的温度。（4）扫描。对合适的电压范围进行扫描，收集V-I数据并做适当的外推，以获得IBIS所需要的电压范围的数据。
在实际测量上拉和电源钳位数据时，虽然可以用浮地电容对电源VCC进行偏置以直接得到电压相对于VCC的I-V特性数据，但是并不提倡这样做，因为如果连接不好，可能会严重损坏器件。在用曲线轨迹仪进行测量时，对于上拉和电源钳位（钳压）保护电路，可以将曲线轨迹仪的负极（参考端）接至待测器件的电源端，正极（收集端）接至待测引脚，然后设定曲线轨迹仪进行负向扫描，可直接得到符合IBIS规范的数据。必须保证在电源的地端与器件的地端没有AC通路。对于Pull Down和GND Clamp数据，则可以将曲线轨迹仪的参考端与待测器件的地端相接，而收集端与待测引脚相连，并设定正向扫描即可。必须确保该电源是浮地的。
5）上升/下降速率的测量 上升/下降速率的测量是IBIS建模过程中唯一要进行的交流测试，与测试数字器件的上升时间和下降时间的过程相似。根据IBIS标准规范，这项测试只需要测量上升（下降）波形的20%和80%电压值点处的时间，并由这两点的数据求出dV/dt。进行交流测试需要特定的测试装置和母板以便能放置DUT，上升/下降速率的测量需要至少4GHz带宽的滤波器。器件的封装参数和电容性负载将对测试结果产生影响。因此测试时应使用极低电容的探针以避免负载效应，如FET探针。探针的地线也应短于0.5in，而不要使用标准6in探针地线。器件封装参数的影响是不可避免的，因此应该对测量结果进行修正。可以用以下方法来排除测试结果中封装参数的影响：用示波器观察一个输出缓冲单元驱动一个已知负载时的输出波形，然后用已知的封装参数、已经测得的I/V曲线以及经上述测量获得上升/下降时间的最佳猜测值，来构建一个器件的仿真模型。在IBIS仿真器中，调整该模型的上升/下降时间，直到驱动同样负载时的仿真输出波形与示波器波形一致，便可得到最佳上升/下降速率值。去除引脚的其余负载，只保留探针进行观察，仿真时也只考虑探针负载，可以得到更精确的结果。
对于不同的模型类型，测试时可能需要加不同的电阻负载，与前面讲述的方法是一样的。2.5 IBIS模型的验证方法
一旦建立了一个IBIS文件，首先就要对文件进行语法的检测。本节将介绍几种检测IBIS文件正确性的方法。1. 上升和下降速率
上升和下降速率包含了输出缓冲器上升与下降边缘的速率信息，用dV/dt表示。用子参数dv/dt_r表示上升沿的速率信息，dv/dt_f表示下降沿的速率信息，R_load表示测试时所接负载电阻的大小。如果负载不是标准的50Ω电阻，则R_load子参数必须要标明。测量上升速率时，R_load接0V，测量下降速率时，R_load接VCC。上升时间表示波形上升沿从20%到80%摆幅所需时间，下降时间表示波形下降沿从80%到20%摆幅所需时间。Ramp rate也是IBIS模型五要素之一，它对仿真波形有着重要的影响。
1）上升速率特性中的dv_r与上拉特性的关系 测试上升速率时，R_load接0V，因为dv_r表示20%到80%摆幅的大小。波形的跳变
试读结束[说明：试读内容隐藏了图片]