作者：宋烈武 编著
出版社：化学工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
EDA技术与实践教程试读：
前言
电子设计自动化（Electronic Design Automation，EDA）是现代电子信息工程领域的一门新技术，它是在先进的计算机工作平台上开发出来的一整套电子系统设计的软硬件工具，并提供了先进的电子系统设计方法。EDA技术是电子设计技术和电子制造技术的核心，其发展和推广应用极大地推动了电子信息行业的发展。
现在的大规模FPGA器件已经相当普及，电路规模发展到现在的百万门级，半导体蚀刻技术已经可以达到14nm，FPGA内部也已经集成CPU软核或硬核，同时提供复杂DSP的专用IP，使得SOPC技术成为一个发展的方向。EDA技术及其应用水平已成为一个国家电子信息工业现代化的重要标志之一。
EDA已经成为电子设计的主要手段，使工程师们在高效设计的同时，可以进行精确的硬件抽象和仿真，保证产品开发的短周期和高质量，作为一个电子技术工程技术人员不懂VHDL语言和FPGA/CPLD器件设计，就像在计算机时代不会使用计算机一样可怕。EDA技术是电子技术类课程教学改革的重要方向，是培养出适应21世纪发展需要的高素质的全面人才的必不可少的课程。
EDA技术课程主要内容包括三个部分：①大规模可编程器件，它是利用EDA技术进行电子系统设计的载体；②硬件描述语言，它是利用EDA技术进行电子系统设计的主要表达手段；③软件开发工具，它是利用EDA技术进行电子系统设计的智能化的自动化设计工具。“EDA技术”课程主要是让学生了解EDA的基本概念和基本原理，掌握HDL编写规范，掌握逻辑综合的理论和方法，使用EDA工具软件进行相关的实践并从事简单系统的设计，提高工程实践能力；学会应用EDA技术解决一些简单的电子设计问题。该课程立足于电子硬件设计，但同时以计算机软件作为设计的工具和辅助手段。
2006年国家电工电子项目在武汉职业技术学院建立“EDA实训基地”。Altera公司于2008年9月捐赠武汉职业技术学院价值53万多美元Altera产品，隆重举行了武汉职业技术学院-Altera EDA/SOPC联合实验室揭牌暨捐赠仪式，成为Altera在中国的第一个高职院校的联合实验室（截至到现在有包括清华大学在内的等百余个联合实验室）。武汉职业技术学院参与发起并成为“中南地区EDA/SOPC技术研究会”常务理事单位之一。
武汉职业技术学院于2000年开设“EDA技术”课程，根据高职学生培养实用型、技术应用型人才的目标，以实用、够用为原则，编写了“EDA技术”讲义，试用5年来效果较好，于2006年出版了《EDA技术实用教程》，2009年出版了《EDA技术与实践教程》。在使用中发现仍存在很多问题：一是部分代码有误；二是以MAX+plusⅡ为蓝本，不符合时代进步的要求；三是内容过于庞杂，难以符合实用、够用的原则。
还有一个问题很纠结。各大公司的设计套件平均每半年更新一次，软件的更新意味着硬件的落后，也要随之更新，这在各个院校都很难实现。要不要追求新版本也是一个问题。本课程EDA技术，应该说是所有电子大类及相关专业应该掌握的技术，一种入门级普及教育；Altera于2015年被Intel收购，作为英特尔的新业务部门运营，称为可编程解决方案事业部（PSG），其开发工具QuartusⅡ更名为Quartus Prime，主要在性能、效率、可用性上有所提升。思虑再三，暂不更新教学软件的版本。
本书采用结合传统与现代高职院校推崇的“基于行动导向”之间的方法编写，并提供参考授课计划及自学方法，整体分为基础篇、实战篇两部分，两者相辅相成、有机融合。根据高职学生培养实用型、技术应用型人才的目标，以实用、够用为原则，理论知识尽量简明，重视实践环节。书中给出了大量的实例，通过这些实例，读者可以很容易从模仿中快速学会用VHDL设计电路，并应用EDA技术解决一些中、小规模的系统设计问题。
本书在正文前提供了参考授课计划及自学建议，方便教师授课和学生自学。第1章概述了EDA技术的主要内容、特点及发展趋势；第2章简要介绍了FPGA/CPLD的发展历程、结构与工作原理及特点，Altera的成熟器件、新型器件和配置芯片，FPGA/CPLD器件的配置与编程；第3章介绍了QuartusⅡ设计流程，分步骤通过6个设计实例介绍了输入设计与编译、仿真及时序分析、下载实现及硬件测试、可参数化宏模块的调用及SOPC技术入门，涵盖了QuartusⅡ设计的主要内容，方便读者快速掌握EDA开发工具的使用方法；第4章介绍了硬件描述语言VHDL语法概要，为突出重点、节省篇幅，例题均标注在第5章的实例中；第5章用VHDL给出了常用单元电路的设计，让学生从模仿中快速用VHDL设计电路；第6章由浅入深，精选了6个基础训练项目，建议教学活动由此展开；第7章精选了6个综合训练项目，前4个训练项目让读者充分体会由电子积木（模块）构建数字系统设计，后2个训练项目让读者体会到高起点开发应用之快乐，可供小型课程设计之用。第8章选取了本学期几个完成了硬件实验的学生作品，以期作抛砖引玉之用。
本书采用Altera大学计划全球推广DE2开发板为蓝本，描述实践环节。本教材提供的所有VHDL代码均在QuartusⅡ9.0+SP1上综合通过，部分例题给出了仿真结果。
本书由武汉职业技术学院宋烈武编著，参加编写的有武汉职业技术学院王碧芳、杨慧、虞沧、曹艳，仙桃职业技术学院胡进德，湖北众有科技有限公司的刘忠成参与了部分编写，还有第8章收录了通信17304班的刘泽林、刘永万、苏昌镐，电信17202班的夏天等同学的作品，在此表示衷心的感谢。
由于编者水平有限，书中难免存在不足之处，敬请读者批评指正。编者E-mail：dzgcslw@163.com。
谢谢关爱本教材的朋友！编者2018年12月《EDA技术与实践教程》参考授课计划
授课对象 电子类、通信类及计算机类等专业二年级及以上学生
授课地点 EDA实训基地
授课手段 多媒体教室+网络课程
授课安排
总学时 40学时（32学时课堂教学［12学时理论+20学时实践］+8学时课程设计）
考核 平时60%+课程设计40%
注：重视学习过程，每一单元的学习，均有一次考查、一次成绩。
本课程与其他课程的衔接
先修课程 计算机技术基础、C语言程序设计、数字电路等。
后续课程 SOPC技术、ASIC设计等。
一、设计思路
理论讲解和实际动手相结合，以理论指导实践，以实用、够用为原则，精选授课内容，以实践为中心线索进行引导，通过具体的实践来教学。首先给学生以感性认识，让学生在实践中从模仿开始，逐步学会FPGA/CPLD设计，充分调动学生的积极性和创造性，并以此来引导学生掌握新的设计方法。学完本课程后，应学会自顶向下的设计方法，会应用EDA开发工具以及硬件描述语言VHDL，能完成一定规模的FPGA/CPLD目标芯片、中小规模的系统设计。
二、教学内容与目标（前8单元，4学时/单元；第9单元，8学时完成课程设计）
三、教学建议
第1单元，一位全加器原理图输入设计
重点：激发学生学习本课程的兴趣。
难点：不要让一个学生掉队。
建议：前3次课，老师尽量照顾动作慢的同学。
第2单元，译码显示电路的设计
重点：FPGA/CPLD的结构与工作原理，VHDL入门。
难点：排错方法。
第3单元，含异步清零和同步时钟使能的4位加法计数器
重点：计数器的设计及其仿真。
难点：
①计数器设计的举一反三，思考任意指定进制计数器的设计；
②仿真的理解及流程；
③全局量、局部量的概念。
第4单元，数控分频器的设计
重点：代码中的两个进程的作用及其关联。
难点：在学习模仿的基础上，学会自行设计仿真。
第5单元，用状态机实现序列检测器的设计
重点：
①并行语句及其特征；
②状态机的概念及其应用。
难点：自行设计仿真。
建议：到此次课，基本内容已教给了学生，是一个阶段。而本次课的时间安排相对宽松一点，建议老师鼓励前期没有按时完成任务的学生补齐。介绍锁引脚，演示下载全过程。
第6单元，简易正弦信号发送器的设计
重点：
①可参数化宏模块的调用；
②嵌入式逻辑分析仪使用。
难点：第一次硬件实验，涉及内容多，建议老师分步骤进行。
第7单元，4位十进制频率计设计
重点：
①通过十进制频率计设计的学习，学习较复杂的数字系统多层次的设计方法；
②掌握动态扫描输出方法。
难点：动态扫描输出及其对应的静态输出。部分同学可以学会动态扫描输出，而不知如何改为静态输出。
第8单元，设计一个简单的CPU系统
重点：SOPC技术入门级介绍。
难点：硬件测试，建议分步骤进行。
建议：此次课时间安排相对宽松，建议老师鼓励前期没有按时完成任务的学生补齐。布置下一个单元的任务。
第9单元，课程设计
自由选题、自由组队，支持课外选题。
该单元的设计，是对学生学习的考查，也是对老师教学的考查。很多往届学生都说经过该设计过程提高很多，望提请学生重视。
要求：
①硬件实现；
②提交设计报告（论文格式）。
建议：学生在前期尽快给老师看方案，以便顺利进行设计，不走弯路！
特别提醒：不反对查资料，借用别人的设计，但是请注意我们是要在DE2开发板上来实现的！一定要注意时钟输入信号及输出信号也就是前级与后级能否在DE2在实现！
四、自学建议
①阅读第1章概述，明白EDA技术的主要内涵。
②在计算机及开发板上对照3.4节的6个实例一一实现，遇到问题查看第4章的语法及其在第5章的对应举例。
③完成第6章的实践项目。
④重读本教材。
⑤选做第7章的实践项目。第1篇 EDA技术基础第1章 概述【学习要点】EDA技术，电子设计自动化。狭义上的EDA技术是指可编程技术。它是以计算机为工作平台，以EDA工具软件为开发环境，以可编程逻辑器件（PLD）为物质基础，以硬件描述语言（HDL）作为电子系统功能描述的主要方式，以电子系统设计为应用方向的电子产品自动化设计过程。EDA技术的典型特征是用软件的方式设计硬件。1.1 EDA技术的含义
信息社会的标志产品是电子产品。现代电子产品的性能越来越好，复杂度越来越高，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。前者以微细加工技术为代表，目前已进入超深亚微米阶段，可以在几平方厘米的芯片上集成几千万个晶体管；后者的核心就是EDA技术。
EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来。
传统意义上或者狭义上的EDA技术是指可编程技术，是以计算机为工具，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的EDA通用软件包，设计者在EDA软件平台上，用硬件描述语言（Hardware Description Language，HDL）完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。利用EDA技术进行电子系统的设计，具有以下几个特征：
①用软件的方式设计硬件；
②从软件到硬件的转换是自动完成的；
③设计过程中可以进行各种仿真；
④系统可现场编程，在线升级；
⑤整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。
EDA技术是现代电子设计的发展趋势。
EDA技术（图1-1）以计算机为工具，把原来硬件的大部分工作转换成在EDA软件平台上完成，根据硬件描述语言完成它的设计，并对目标芯片进行写入，通过计算机完成大量工作，实现硬件软设计，降低了设计人员的硬件经验要求和劳动强度。其目标芯片是一种由用户根据需要而自行构造逻辑功能的数字集成电路，主要有FPGA和CPLD两大类型，其基本设计方法是借助于EDA软件，用原理图、硬件描述语言等方法，生成相应的目标文件，最后用编程器或下载电缆，由目标器件实现。图1-1 EDA技术1.2 EDA技术典型应用
EDA技术在教学、科研、产品设计与制造等各方面都发挥着巨大的作用。
在教学方面，几乎所有理工科（特别是电子信息）类的高校都开设了EDA课程。主要是让学生了解EDA的基本概念和基本原理，掌握用HDL语言编写规范，掌握逻辑综合的理论和算法，使用EDA工具进行电子电路课程的实验验证，并从事简单系统的设计。一般学习电路仿真工具（如multiSIM、PSPICE）和PLD开发工具（如Altera/Xilinx的器件结构及开发系统），为今后工作打下基础。
科研方面主要利用电路仿真工具（multiSIM或PSPICE）进行电路设计与仿真；利用虚拟仪器进行产品测试；将CPLD/FPGA器件实际应用到仪器设备中（自行开发的CPLD/FPGA作为电子系统、控制系统、数字信号处理系统的主体），从事PCB设计和ASIC设计等。
在产品设计与制造方面，包括计算机仿真、产品开发中的EDA工具应用、系统级模拟及测试环境的仿真、生产流水线的EDA技术应用、产品测试等各个环节。如PCB的制作、电子设备的研制与生产、电路板的焊接、ASIC（Application Specific Integrated Circuit，专用集成电路）的制作过程等。
从应用领域来看，EDA技术已经渗透到各行各业，包括机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。另外，EDA软件的功能日益强大，原来功能比较单一的软件，现在增加了很多新用途。
在2008奥运会开幕式画卷LED屏（图1-2）控制系统中选用了Altera的CycloneⅡFPGA，展示了Altera提供功能优异、高性价比解决方案的能力。LED显示屏应用于鸟巢场内四周以及地面中心的画卷上。每个LED屏控制系统采用了4000片Altera CycloneⅡFPGA。利亚德系统扫描和控制的逼真视频图像显示在LED屏上。CycloneⅡ器件完成控制器电路板的图像处理、编码和数据发送功能。图1-2 典型应用1.3 EDA技术的主要内容
EDA技术的主要内容1.1节已经介绍，学习可编程技术，首先必须对可编程器件有一定的了解；其次是用语言设计硬件，必须学习一种硬件描述语言；第三是在EDA软件平台上完成设计，必须掌握一种EDA开发工具软件。下面就这三个方面作一介绍。（1）可编程逻辑器件
逻辑器件（Logic Device）是用来实现某种特定逻辑功能的电子器件。最简单的逻辑器件是与门、或门、非门，在此基础上可实现复杂的时序和组合逻辑功能。
可编程逻辑器件（Programmable Logic Device，PLD）是一种由用户编程以实现某种逻辑功能的逻辑器件。PLD已发展到现在的大规模可编程逻辑器件，按工作原理分为两类：FPGA和CPLD。
PLD是电子设计领域中具有活力和发展前途的一项技术，它能完成任何数字电路的功能，上至高性能的CPU，下至简单的74系列电路。高集成度、高速度和高可靠性是FPGA/CPLD最明显的特点，其时钟延时可小至毫秒级。结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。（2）硬件描述语言
硬件描述语言（Hardware Description Language，HDL）是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以自顶向下逐层描述自己的设计思想，用一系列分层次的模块来表示复杂的数字系统。然后利用EDA工具软件，逐层进行仿真验证，经过自动综合工具转换到门级电路网表。再用开发工具自动布局布线，把网表转换为要实现的具体电路布线结构。
HDL发展至今并成功地应用于设计的各个阶段：建模、仿真、综合和验证等。到20世纪80年代，已出现了众多的硬件描述语言，如VHDL、Verilog HDL、Superlog、SystemC、Cynlib C++等，对设计自动化起到了极大的促进和推动作用。20世纪80年代后期，VHDL和Verilog HDL先后成为IEEE标准，成为硬件描述语言的主流。（3）EDA工具软件
目前比较流行的、最大的EDA工具软件厂家是Xilinx及Altera。
Xilinx的最新工具软件是ISE Design Suite。
Altera于2015年被Intel收购，作为英特尔的新业务部门运营，称为可编程解决方案事业部（PSG）。Altera的工具软件主要有MAX+plusⅡ、QuartusⅡ、Quartus Prime。
MAX+plusⅡ多数支持原理图、硬件描述语言及波形等格式的文件作为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，生成供时序仿真用的不同格式的网表文件。它一度成为国内最流行的EDA开发工具，但在10.2版本后Altera不再推出新版本，改为推广QuartusⅡ，并且MAX+plus不支持新型器件、SOPC Builder、DSP Builder等。本教材以QuartusⅡ为蓝本进行介绍（详见第3章）。Quartus Prime是Intel收购后的名称，主要在性能、效率、可用性上有所提升。1.4 EDA技术的特点及发展趋势（1）EDA技术的特点
利用EDA技术进行电子系统设计，具有以下几个特点。
①用软件的方式设计硬件 设计者可以反复地编程、擦除、使用，或者在外围电路不动的情况下，用不同软件可实现不同的功能。FPGA/CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当设计有改动时，更能显示出FPGA/CPLD的系统可现场编程、在线升级优势。用软件方式设计的系统到硬件系统的转换，是由有关的开发软件自动完成的，设计人员不需要具备专门的IC深层次的知识。EDA软件易学易用，可以使设计人员更能集中精力进行系统设计，在计算机上完成，周期短，缩短产品的上市时间，能以最快的速度占领市场。
②研发费用低 早期EDA开发软件价格高，但是随着生产技术水平的提高，现在许多Web版开发软件可以免费下载，芯片的价格已大大降低。FPGA/CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投资风险，设计人员只需在自己的实验室里就可以通过相关的软硬件环境完成芯片的最终功能设计。故FPGA/CPLD使用方便，资金投入小，节省了许多潜在的花费，在批量应用时，可显著降低系统成本。
③体积小、重量轻、功耗低，提高系统的可靠性 整个系统可集成在一个芯片上，降低功耗，减少所占的PCB空间，使电子系统的尺寸更小、性能更高和成本更低。系统的功耗、体积与电磁干扰（EMI）将大幅降低，同时整个系统的抗干扰特性与可靠度将提高，这对于产品更新速度极快、对电磁干扰与抗干扰能力要求极高而又要求产品具有便携性的电脑、通信及多媒体产品的生产厂家而言，尤其显得意义重大。用ASIC芯片进行系统集成后，外部连线减少，因而可靠性明显提高。
④可增强保密性 电子产品中的芯片对用户来说相当于一个“黑匣子”，难于仿造。
⑤具有自主知识产权 2018年发生美国制裁中兴事件，其原因是我国芯片技术落后，而用FPGA进行设计具有自主知识产权。
⑥开发技术的标准化与规范化 应用EDA技术开发产品标准、规范。（2）EDA技术的发展趋势
随着微电子技术、EDA技术，以及应用系统需求的发展，FPGA/CPLD正在逐渐成为数字系统开发的平台，并将在以下方面继续完善和提高：
①向高密度、大规模、低成本的方向发展；
②向系统内可重构的方向发展；
③向低电压、低功耗的方向发展；
④向混合可编程技术方向发展；
⑤EDA开发工具进一步发展；
⑥用于PLD的处理器内核。1.5 如何学习EDA技术
EDA技术内容多，涉及知识面广，如何才能在有限的时间里快速入门，掌握其设计流程，能完成一定规模的系统设计呢？
其实，EDA技术的入门比同类课程如单片机要简单得多。学习EDA技术的基础要求不高，有数字电路基础，会使用计算机，有程序设计思想，就可以一起学习EDA技术了，还可以快速入门，并且入门很容易！本课程可以说没有要求死记硬背的内容（部分记忆内容也是理解性记忆），但是想提高自己的设计能力，成为设计高手，必须深入学习、积累经验。
学习没有捷径，但有方法、有经验。下面给读者一些建议，供参考。
①学习要有动力、有兴趣，方可学好。本课程应该说是所有电子大类及相关专业应该掌握的技术，未来会像计算机的使用那样普及，人人都会。
②学习从模仿开始。小孩学说话，没人教他，自己就会了；会下象棋的同学也知道，下棋是可以看会的（仅仅是入门），请模仿老师。
③多问几个为什么。学习要思考，才能提高。不能仅仅按照老师或书本上的内容依葫芦画瓢，学而不思则罔。
④学习要举一反三，学一个，会一类，才能学有所成。
⑤能够顾名思义。看见一个名词、一个定义，先想它的字面意思。学习有联想，可以事半功倍。
⑥多查资料，学习借鉴别人的东西，站在前人的肩膀上走路。
⑦实践的环节，必须多动手。设计是否正确，不是谁说了算，实践是检验真理的唯一标准！思考（1）EDA技术的学习目标是什么？（2）EDA技术的典型特点是什么？（3）你觉得EDA技术的主要发展方向是什么？第2章 可编程逻辑器件【学习建议】EDA技术内容多，包含可编程逻辑器件、硬件描述语言、开发工具等，其中任何一部分都可以单独设课，我们不能平均花费时间。建议对本章的一般知识以了解、知道为度，重点掌握FPGA/CPLD的原理及结构特征。2.1 概述
PLD是20世纪70年代发展起来的一种新型逻辑器件。其具有集成度高、容量大、速度快、功耗小、可靠性高、设计方法先进、现场可编程等特点，并且几乎能随心所欲地完成用户定义的逻辑功能（do as you wish），还可以加密和重新编程。使用可编程逻辑器件，可以大大简化硬件系统，降低成本，提高系统的可靠性、灵活性和保密性，因此，在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。
早期的可编程逻辑器件，只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器2（EPROM）三种。由于结构的限制，它们只能完成简单的数字逻辑功能。其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（PLD），它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与-或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。2.1.1 可编程逻辑器件的发展历程（1）可编程只读存储器
可编程只读存储器（Programmable Read-Only Memory，PROM）于1970年制成，包括一个固定的与阵列，其输出加到一个可编程的或阵列上。PROM采用熔丝工艺编程，只能写一次，不能擦除和重写。随着技术的发展和应用要求，此后又出现了UVEPROM（紫2外线可擦除只读存储器）、EPROM（电可擦除只读存储器），其价格低，易于编程，速度低，适合于存储计算机程序、数据和数据表格。用作存储器时，输入用作存储器地址，输出是存储器单元的内容。典型的EPROM有2716、2732等，结构如图2-1所示。图2-1 PROM的阵列结构（2）可编程逻辑阵列
可编程逻辑阵列（Programable Logic Array，PLA）是20世纪70年代初期发展起来的一种可编程只读存储器，由一个可编程的“与”阵列和一个可编程的“或”阵列构成。由于是双重编程，先由与阵列编程组成编程与项，再由或阵列编程选取与项，形成最简的与或函数，所以采用PLA实现逻辑函数可提高存储单元的利用率。一片PLD所容纳的逻辑门可达数百、数千甚至更多，其逻辑功能可由用户编程指定，特别适宜于构造小批量生产的系统，或在系统开发研制过程中使用。但由于器件的资源利用率低，价格较贵，结构编程困难，支持PLA的开发软件有一定难度，因而没有得到广泛应用。PLA的阵列结构如图2-2所示。图2-2 PLA的阵列结构（3）可编程阵列逻辑器件
可编程阵列逻辑器件（Programmable Array Logic，PAL）是1977年美国MMI公司率先推出的，其实现工艺有反熔丝技术、2EPROM技术和EPROM技术，双极性工艺制造，工作速度高。它结合了PLA的灵活性及PROM的廉价、易于编程的特点，由一个可编程的“与”阵列和一个固定的“或”阵列构成，或门的输出可以通过触发器有选择地被置为寄存状态，有多种输出和反馈结构，因而给逻辑设计带来了很大的灵活性。它的实现工艺有反熔丝技术、EPROM技2术和EPROM技术，双极性工艺制造，工作速度快。由于它的输出结构种类很多，设计很灵活，因而成为第一个得到普遍应用的可编程逻辑器件，如PAL16L8。其阵列结构如图2-3所示。图2-3 PAL（GAL）的阵列结构（4）通用阵列逻辑器件
通用阵列逻辑器件（Generic Array Logic，GAL）是1983年Lattice公司最先发明的可高速反复电擦写、可重复编程、可设置加密位的PLD。它是在PAL器件基础上发展起来的，继承了PAL器件的与-2或结构，采用了输出逻辑宏单元形式ECMOS工艺结构，增加了OLMC电路（输出逻辑宏单元），由于其内部具有特殊的结构控制字，因而虽然芯片类型少，但编程灵活，功能齐全，使一种型号的GAL器件可以对几十种PAL器件做到全兼容，给设计者带来了更大的灵活性，因而获得广泛应用，如GAL16V8、GAL20V8、GAL22V10等。
以上各种PLD的主要区别见表2-1。表2-1 PLD的主要区别
这些早期PLD器件的一个共同特点，是可以实现速度特性较好的逻辑功能，但过于简单的结构，也使它们只能实现规模较小的电路。（5）现场可编程门阵列/复杂可编程逻辑器件
现场可编程门阵列/复杂可编程逻辑器件（Field Programmable Gate Array/Complex Programmab1e Logic Device，FPGA/CPLD）是20世纪80年代中期在PAL、GAL等逻辑器件的基础之上发展起来的。Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD和与标准门阵列类似的FPGA，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点，可实现较大规模的电路，编程灵活。与ASIC相比，又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无须测试、质量稳定以及可实时在线检验等优点，被广泛应用于产品的原型设计和产品生产中。几乎所有中小规模通用数字集成电路的场合均可用FPGA/CPLD器件替代，因此受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。
FPGA/CPLD的规模大，可以替代几十甚至几千块通用IC芯片，这样的FPGA/CPLD实际上就是一个系统或子系统部件。经过几十年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的是Xilinx和Altera公司，它们开发较早，占据了较大的PLD市场份额。（6）在系统可编程
在系统可编程（In System Programmability，ISP）的概念首先由美国的Lattice公司于20世纪90年代提出，是指用户具有在自己设计的目标系统中或线路板上，为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP技术为用户提供了传统的PLD技术无法达到的灵活性，带来了极大的时间效益和经济效益，使可编程逻辑技术发生了实质性飞跃。其具有三个优点：
①减轻了工程师的原型设计负担，缩短了试制周期，降低了试制成本；
②方便系统的维护和升级；
③提高了系统的可测试性，增强了系统的可靠性。
PLD的发展，不仅简化了数字系统的设计过程，减小了系统的体积，降低了系统的成本，提高了系统的可靠性和保密性，而且使用户从被动地选用通用芯片，发展到主动地对芯片的设计和使用。设计者更愿意自己设计ASIC芯片，而且希望设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。FPGA/CPLD的出现从根本上改变了系统设计方法，使各种逻辑功能的实现变得灵活、方便。（7）ASIC设计
ASIC（Application Specific Integrated Circuit）是指应特定用户要求和特定电子系统的需要而设计、制造的专用集成电路。通用集成电路一般不能满足全部用户的需要，定制集成电路是解决这个问题的重要途径之一。
ASIC分为全定制和半定制。
①全定制集成电路是按照预期功能和技术指标而专门设计制成的集成电路，制造周期长，成本高，制成后不易修改，但性能比较理想，芯片面积小，集成度高。特点是精工细作，设计要求高，周期长，设计成本昂贵。
②半定制集成电路中，利用可编程技术是ASIC发展的一个有特色的分支。其主要特点是直接提供软件设计编程，完成ASIC电路功能，不需要再通过集成电路工艺线加工，适合于开发周期短、低开发成本、投资风险小的小批量数字电路设计。由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。2.1.2 简单可编程逻辑器件的基本结构
简单PLD的基本结构如图2-4所示。电路的主体是由门电路构成的与阵列和或阵列。为了适应各种输入情况，与阵列的每个输入端都有输入缓冲电路，从而使输入信号具有足够的驱动能力，并产生原变量A和反变量两个互补的信息。图2-4 PLD的基本结构框图2.1.3 可编程逻辑器件的主要分类（1）按规模分类
PLD可分为简单的可编程逻辑器件和大规模可编程逻辑器件，如图2-5所示。简单的可编程逻辑器件通常是指早期发展起来的、集成密度小于700门/片的PLD，如ROM、PLA、PAL和GAL等器件。历史上，GAL22V10是简单的PLD和大规模PLD的分水岭，一般也按照GAL22V10芯片的容量区分。而FPGA和CPLD则属于大规模可编程逻辑器件。图2-5 可编程逻辑器件按规模分类（2）按结构分类
大规模可编程逻辑器件按结构分为FPGA和CPLD两大类（详见2.2节）。
FPGA具有门阵列的结构形式，它由许多可编程单元（或称逻辑功能块）排成阵列组成，称为单元型PLD。它基于查找表LUT（Look-Up Table）技术。由于SRAM工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置PLD器件，调试完成后，需要将数据固化在一个专用芯片中（称为配置芯片，详见2.2.6节），上电时，先由配置芯片对FPGA加载数据，十几毫秒到几百毫秒后，FPGA即可正常工作。SRAM工艺的PLD一般不可以直接加密。
CPLD的基本结构由与阵列和或阵列组成。简单PLD（如PROM、PLA、PAL和GAL等）和CPLD都属于阵列型PLD，是基于乘2积项（Product-Term）技术，EPROM（或Flash）工艺的PLD。目前的PLD都可以用ISP在线编程，也可用编程器编程。这种PLD可以加密，并且很难解密，所以常常用于单板加密。
尽管FPGA与CPLD和其他类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成：
①一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心；
②输入/输出块；
③连接逻辑块的互连资源，连线资源由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入/输出块之间的连接。
FPGA与CPLD的内部结构稍有不同，但对用户而言，用法一样，所以在多数情况下，可以不加区分。（3）按编程方式分类
可编程逻辑器件按编程方式分为两类：一次性编程（One Time Programmable，OTP）器件和可多次编程（Many Time Programmable，MTP）器件。
①OTP器件属于一次性使用的器件，只允许用户对器件编程一次，编程后不能修改。其优点是可靠性与集成度高，抗干扰性强，采用一次性编程的熔丝（Fuse）或反熔丝（Antifuse）元件的可编程器件，如PROM、PAL和EPLD等。
②MTP器件属于可多次重复使用的器件，允许用户对其进行多次编程、修改或设计，特别适合于系统样机的研制和初级设计者的使用。
a.采用紫外线擦除、电可编程元件，即采用EPROM、UVCMOS工艺结构的可多次编程器件。2
b.采用电擦除、电可编程元件。其中一种是EPROM，另一种是采用快闪存储器单元（Flash Memory）结构的可多次编程器件。
c.基于静态存储器SRAM结构的可多次编程器件。目前多数FPGA是基于SRAM结构的可编程器件。
综上所述，ROM的编程方法是按掩膜ROM→PROM→EPROM→2EPROM次序发展的。通常把一次性编程的（如PROM）称为第一代PLD，把紫外光擦除的（如EPROM）称为第二代PLD，把电擦除的2（如EPROM）称为第三代PLD。
第二代、第三代PLD器件的编程都是在编程器上进行的。ISP器件的编程工作，可以不用编程器，而直接在目标系统或线路板上进行，因而称第四代PLD器件。2.2 大规模可编程逻辑器件2.2.1 FPGA的结构与工作原理
美国的Xilinx公司于1984年成立，次年推出了世界上第一块FPGA芯片——XC2064，从最初的1200个可用门，发展到目前几百万门的单片FPGA芯片。FPGA是基于查找表（Look-Up Table，LUT）结构技术、SRAM生产工艺的PLD。基于SRAM工艺的，在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作。由于配置时间很短，不会影响系统正常工作。（1）FPGA的逻辑实现原理
FPGA是基于LUT结构技术的原理来实现逻辑的，其本质是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户描述了一个逻辑电路后，开发软件会自动计算其所有可能的结果，并先行写入RAM，这样，每输入一个信号进行逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
表2-2是一个4输入与门的例子，A、B、C、D由FPGA芯片的引脚输入后进入可编程连线，然后作为地址线连到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据后输出，这样就实现了组合逻辑，PLD完成了电路的功能。表2-2 4输入与门
对于一个LUT无法完成的电路，需要通过进位逻辑将多个单元相连。（2）特点
基于LUT技术和SRAM工艺的FPGA器件，下载数据将存入SRAM，而SRAM掉电后所存数据将丢失，有如下5个特点。
①掉电易失性。掉电后信息就会丢失。在FPGA调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到2EPROM，此时可用下载电缆将编程数据直接下载到FPGA内部查看运行结果，这个过程称为在线重配置（In Circuit Reconfigurable，ICR）。调试完成后，需要将数据固化在一个专用芯片中（称为配置芯片，详见2.2.6节），上电时，先由配置芯片对FPGA加载数据，十几毫秒到几百毫秒后FPGA即可正常工作。
②无限次、快速、动态配置。
③相对容量大，单位LE（逻辑单元）性价比高。
④一般不可以直接加密。
⑤使用方法相对复杂。（读者可以联想计算机的内存以帮助记忆）（3）典型器件——FLEX 10K系列
灵活逻辑单元矩阵（Flexible Logic Element Matrix，FLEX）系列是Altera公司推出的基于SRAM编程的现场可编程逻辑器件，具有高密度、在线配置、高速度与连续式布线结构等特点，其集成度达到了10万门级，25万个典型门，5392个寄存器；采用0.22μm CMOS SRAM工艺制造；具有ICR特性；在所有I/O端口中有输入/输出寄存器；采用3.3V或5.0V工作模式，是业界首次集成了嵌入式阵列块EAB的芯片。所谓EAB，实际是一种大规模的SRAM资源，它可以被方便地设置为RAM、ROM、FIFO，以及双口RAM等存储器。FLEX 10K在结构上包括：
①嵌入阵列块（EAB）；
②逻辑阵列块（LAB）；
③逻辑单元（LE）；
④快速通道互连（Fast Track）；
⑤I/O单元（IOE）。
由一组LE组成一个LAB。LAB按行和列排成一个矩阵，并且在每一行中放置了一个EAB。在器件内部，信号的互连及信号与器件引脚的连接由Fast Track提供，在每行（或每列）Fast Track互连线的两端连接着若干个IOE。图2-6给出了FLEX 10K的结构。图2-6 FLEX 10K结构图
FLEX 10K系列的特点包括以下几点：
①高密度，典型门数达10000～250000，逻辑单元数为576～12160；
②功能更强大的I/O引脚，每一个引脚都是独立的三态门结构，具有可编程的速率控制；
③嵌入式阵列块，每个EAB提供2K比特位，可用来作存储器使用或者用来实现逻辑功能；
④逻辑单元采用查找表结构；
⑤采用连续式的快速通道互连，可精确预测信号在器件内部的延时；
⑥实现快速加法器和计数器的专用进位链；
⑦实现高速、多输入逻辑函数的专用级联链。
表2-3列出了FLEX 10K系列器件的基本特性。2.2.2 CPLD的结构与工作原理
Altera公司于1983年成立并推出第一个演示盒T-bird Tail Lights，次年推出世界上第一个CPLD芯片——EP300。CPLD是基于乘积项2（Product-Term）技术，以及EPROM（或Flash）工艺的PLD。
早期的CPLD主要用来替代PAL器件，所以其结构与PAL、GAL基本相同，采用了可编程的与阵列和固定的或阵列结构，再加上一个全局共享的可编程与阵列，把多个宏单元连接起来，并增加了I/O控制模块的数量和功能。
20世纪90年代CPLD发展更为迅速，不仅具有电擦除特性，而且出现了边缘扫描及在线可编程等高级特性。基于乘积项的CPLD基本2都是由EPROM或Flash工艺制造的，一上电就可以工作，无需其他芯片配合。（1）CPLD的逻辑实现原理
CPLD是基于乘积项结构原理来实现逻辑运算的，CPLD采用了可编程的与阵列和固定的或阵列结构。下面以图2-7所示电路为例，具体说明CPLD是如何利用乘积项结构实现逻辑运算的。图2-7 示例电路
假设组合逻辑的输出为F，则
CPLD将以图2-8的方式来实现组合逻辑F。图2-8 CPLD工作方式
A、B、C、D由PLD芯片的引脚输入后进入可编程连线阵列（PIA），在内部会产生A、、B、、C、、D、八个输出。图中每一个叉表示相连（可编程熔丝导通），所以得到：
这样组合逻辑就实现了。
对于一个复杂的电路，一个宏单元是不能实现的，需要通过并联扩展项和共享扩展项将多个宏单元相连。宏单元的输出也可以连接到可编程连线阵列，再作为另一个宏单元的输入。这样CPLD就可以实现更复杂的逻辑。（2）特点2
基于乘积项结构和EPROM（或Flash）工艺的CPLD器件，有如下5个特点。
①掉电非易失性。在下载编程时既可以使用专用下载电缆，也可以用编程器编程。通过专用电缆把数据下载到CPLD器件中，这个过程称为在系统编程（In System Programable，ISP）。
②有限次编程，速度较慢。
③相对容量小，单位宏单元性价比低。
④直接加密，保密性好。
⑤无须外部存储器芯片，使用简单方便。（读者可以联想常用的U盘以帮助记忆）（3）典型器件——MAX 7000系列
MAX 7000系列是基于Altera公司第二代阵列矩阵MAX乘积项结2构，采用了先进的CMOS EPROM技术制造的CPLD，密度范围为600～10000个可用逻辑门（32～512个宏单元），速度达3.5ns的引脚到引脚延迟，支持ISP，提供5.0V、3.3V、2.5V和1.8V核电压。基于其可预见的性能，即用性能力和大量可选封装形式，MAX 7000是相应密度层次使用最广泛的可编程逻辑解决方案。MAX 7000在结构上包括：
①逻辑阵列块（Logic Array Block，LAB）；
②宏单元（Macrocells）；
③扩展乘积项（Expender Product Term）；
④可编程连线阵列（Programmable Interconnect Array，PIA）；
⑤I/O控制块（I/O Control Block）。
MAX 7000的结构如图2-9所示。图2-9 MAX 7000的结构图
该系列器件主要有以下特点：
①采用第二代多阵列矩阵（MAX）结构；
②MAX 7000系列通过标准的JTAG接口，支持ISP；
③集成密度为600～10000个可用门；
④引脚到引脚之间的延时为6ns，工作频率最高可达151.5MHz；
⑤2.5V、3.3V或者5V电源供电；
⑥在可编程功率节省模式下工作，每个宏单元的功耗可降到原来的50%或更低；
⑦高性能的可编程连线阵列提供一个高速的、延时可预测的互连网络资源；
⑧每个宏单元中可编程扩展乘积项可达32个；
⑨具有可编程保密位，可全面保护用户的设计思想。
表2-4列出了MAX 7000系列器件基本特性。表2-4 MAX 7000系列器件基本特性2.2.3 其他类型的FPGA和CPLD
随着技术的发展，2004年以后一些厂家推出了新型的FPGA/CPLD，这些产品模糊了FPGA和CPLD的区别。例如Altera的MAXⅡ系列CPLD，是一种基于FPGA（LUT）结构，集成了配置芯片（CPLD），在本质上是一种在内部集成了配置芯片的FPGA，但配置时间极短，上电就可以工作，对用户来说，感觉不到配置过程，可以与传统的CPLD一样使用，容量和传统FPGA类似，Altera把它归为CPLD。还有像Lattice的XP系列FPGA，也是使用了同样的原理，将外部配置芯片集成到内部，其容量大，也是LUT架构，Lattice仍把它归为FPGA。2.2.4 Altera成熟器件及命名规则（1）成熟器件
表2-5总结了Altera成熟器件。表2-5 Altera成熟器件（2）命名规则
Altera使用逻辑单元（LE）来衡量器件拥有的可配置资源（一个小尺寸的NiosⅡ软核占用大约600个LE）；Xilinx使用Logic Cell，同时也使用系统门数（system gates）来标志器件的型号。Altera用EP做前缀，Xilinx用XC。后面2S表示SpartanⅡ，2C表示CycloneⅡ，以此类推，VirtexⅡ就是2V，StratixⅡ就是2S。之后跟的数字，Xilinx使用系统门数表示的可用资源，以K作为单位；而Altera使用LE来标志的可用资源，单位是个，不是K。Altera从推出的APEXⅡ系列器件起，采用基于逻辑单元的器件命名方法定义可编程逻辑产品。按照新的器件命名方法，每一器件的型号中都有一个以千为单位的数字代表逻辑单元的近似数目。
PQ208、TQ144等都是封装了。I/C表示工业/经济型。要注意的是Speed Grade，Xilinx的Speed Grade对于CPLD和FPGA是不同的，CPLD的Speed Grade就是延时时间，所以越小越好，而FPGA则相反，越大越好。Altera的Speed Grade是越小越快。
对于内部RAM，Altera将它们分成M512、M4K、M-RAM。Cyclone中的是M4K，而Stratix中同时拥有三种内部RAM块，这样的结构被称之为TriMatrix。Xilinx使用Block RAM。
例如开发板DE2上的芯片是EP2C35F672C6，EP表示是Altera的芯片，2C表示CycloneⅡ，35表示大约有35000个LE，F为FineLine BGA（FBGA）封装，672个I/O脚，C为民用型，速度等级为6。我们可以从器件名称获知器件的基本信息！
图2-10和图2-11分别是Altera和Xilinx器件命名示例。图2-10 Altera器件命名示例图2-11 Xilinx器件命名示例2.2.5 FPGA和CPLD器件选择
在设计电子系统前，应做好包括系统设计、方案论证和器件选择准备等工作。根据所设计项目的功能，初步定义I/O端口；根据器件本身的资源、系统延迟时间、系统速度要求、连线的可布性及成本等方面进行权衡，以选择合适的FPGA/CPLD器件，使器件在资源和速度上能够满足所设计电子系统的需求。（1）选择FPGA还是CPLD
根据FPGA/CPLD的内部结构和生产工艺，可以知道其不同的特征，表2-6罗列了CPLD与FPGA的主要区别。简而言之，CPLD适合于设计组合逻辑，而FPGA适合于设计时序逻辑。表2-6 CPLD与FPGA的区别（2）选型原则
数字系统逻辑功能设计之前的一个重要问题，就是FPGA/CPLD器件的选型，包括厂商的选择，以及器件系列和型号的选择。
每个FPGA/CPLD厂商，都有自己特有的核心技术和相应的产品。对于继承性产品的开发，尽量使用熟悉并一直使用的FPGA/CPLD厂商的产品；对于新产品的开发，则可以根据待设计系统的特点和要求，以及各种FPGA/CPLD器件的特性，初步选择FPGA/CPLD厂商和产品系列。
另外，还可以根据FPGA/CPLD芯片成本，来选择FPGA/CPLD器件厂商和产品系列。比如Altera的Stratix系列和Xilinx的Virtex系列，属于高性能产品；而Altera的Cyclone和Xilinx的Spartan系列，则属于低成本FPGA器件。（3）型号的选择
选择具体型号的FPGA/CPLD时，需要考虑的因素较多，包括引脚数量、逻辑资源、片内存储器、功耗、封装形式等。另外，为了保证系统具有较好的可扩展性和可升级性，一般应留出一定的资源余量。（4）外围器件的选择
FPGA/CPLD选定之后，还要根据它的特性，为其选择合适的电源芯片、片外存储器芯片、配置信息存储器等多种器件。在系统设计和开发阶段，应该尽量选择升级空间大、引脚兼容的器件。在产品开发后期，再考虑将这些外围器件替换为其他的兼容器件，以降低成本。2.2.6 Altera配置芯片简介
基于SRAM工艺的FPGA，具有掉电易失性。需要外加专用芯片，在上电的时候，由这个专用芯片把数据加载到FPGA中，然后FPGA就可以正常工作。称这种芯片为配置芯片。（1）标准型配置器件
标准型配置器件所提供的功能特性，主要包括ISP、在很广的密度范围内进行MultiVolt I/O操作、小外形封装和高速编程等，为低密度的FPGA提供了低廉的解决方案。标准型配置器件包括EPC2、EPC1、EPC1441、EPC1213、EPC1064和EPC1064V，其中EPC2属于闪存（Flash Memory）器件，具有可擦写功能，而EPC1、EPC1441、EPC1213、EPC1064和EPC1064V基于EPROM结构，是OTP器件。（2）增强型配置器件
Altera推出的包括EPC4、EPC8和EPC16器件在内的增强型配置器件，拥有高达30Mbit（带压缩）的配置存储器，属于闪存器件，并为大容量FPGA提供单器件一站式的解决方案。拥有丰富功能的增强型配置器件，允许进行远程的系统升级，支持ISP，将未使用的存储器用作通用存储器，可以大幅度降低配置所需时间。增强型配置器件的特性主要包括数据压缩、动态配置、8bit的并行配置、外部闪存接口、ISP、时钟可编程和堆叠式芯片技术。（3）串行配置器件
Altera公司的串行配置器件容量大，尺寸小，价格低。
Altera公司的串行配置器件是业界低价格的配置器件。串行配置器件的价格传统上总是和低价位FPGA相比较，一般是在FPGA的30%～50%之间，而Altera公司的新型串行配置器件的价格只有对应FPGA的10%左右，其价格甚至比一次性编程的解决方案更便宜。
串行配置器件系列包括EPCS1、EPCS4、EPCS16、EPCS64和EPCS128五个产品，分别提供1Mbit、4Mbit、16Mbit、64Mbit和128Mbit的存储容量。串行配置器件具有包括ISP和Flash存储器访问接口等先进特性，8、16引脚小外形封装，增加了在低价格、小面积应用领域的使用机会。2.3 Altera新型系列器件简介2.3.1 Stratix系列高端FPGA简介
40nm高性能、高端FPGA，带有11.3Gbps收发器的。
Stratix系列是密度最高、性能最好、功耗最低的FPGA。StratixⅣGT、StratixⅣGX、StratixⅣE三种型号，满足了大规模设计的各种应用需求。StratixⅣGT集成了11.3Gbps收发器，是10G/40G/100G应用唯一的单芯片解决方案。StratixⅣGX实现了前所未有的系统带宽，具有优异的信号完整性。StratixⅣE适合于密度最高的非收发器应用。所有Stratix型号包括业界效率最高、性能最好的逻辑、嵌入式存储器和DSP功能。此外，StratixⅣGX和StratixⅣE器件通过可集成6.5Gbps收发器的HardCopyⅣASIC，实现了无缝、低风险量产，是高端芯片系统（SoC）设计的最佳总体解决方案。表2-7介绍了Stratix系列推出的基本情况。表2-7 Stratix系列介绍2.3.2 Arria系列中端FPGA简介
面向高端应用、低成本、低功耗，带有3.75Gbps收发器的。
ArriaⅡ是Altera的第二个系列40nm FPGA，以低成本实现了高端FPGA的功能。Arria系列包括Arria GX和ArriaⅡGX器件，其中Arria GX是中端FPGA系列。ArriaⅡGX高性能架构含有3.75Gbps收发器，
试读结束[说明：试读内容隐藏了图片]