作者：王志功,陈莹梅
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
集成电路设计(第2版)试读：
前言
本书是普通高等教育“十一五”国家级规划教材，在2006年出版的《集成电路设计》的基础上，根据教育部高等学校电子信息与电气信息类基础课程教学分指导委员会制定的“集成电路设计基础”课程教学基本要求进行了修订。
教材遵循集成电路设计的流程，讨论集成电路设计的一系列基础知识。主要内容包括集成电路的材料、制造工艺、器件SPICE模型、集成电路模拟软件SPICE的基本用法、版图设计、模拟集成电路基本单元、数字集成电路基本单元、集成电路数字系统设计、集成电路的测试与封装等，内容涵盖了集成电路产品的各个环节。通过上述内容的学习，读者将全面了解集成电路设计流程与集成电路设计技术，掌握设计工具，为从事集成电路设计工作奠定基础。
本次修订致力于增加教材的实用性和先进性，与第1版相比，不仅为读者提供了集成电路设计从前端、版图、流片至封装测试的完整流程，还结合设计工具重点介绍了设计实例，将基础理论知识与工程实践相结合，达到使读者能够学以致用的目标。在内容编排上，尽量做到思路清晰、叙述详尽、便于自学。
第2版主要做了如下改动：
1.遵循集成电路设计的流程，在介绍了集成电路的材料、工艺与器件模型之后，将SPICE仿真工具的应用在第6章进行介绍。
2.在第6章介绍SPICE仿真工具时，增加了两个HSPICE环境下的仿真实例，从工程应用的角度，对缓冲驱动器和跨导放大器两个基本电路进行详细设计与分析，使读者全面掌握基本电路的设计思路和设计方法。
3.对第8章集成电路版图设计与工具的内容进行了较大的改动。首先，对版图图元内容进行了补充，除介绍MOS晶体管、集成电阻与集成电容以外，还增加了寄生二极管与三极管的内容。其次，为提高电路性能，增加了版图设计准则部分，对版图设计中的匹配性设计和抗干扰设计等进行了详细介绍。最后，增加了基于Cadence环境下的集成电路设计流程的内容。
4.对第9章模拟集成电路基本单元设计的章节进行了较大的改动。首先，增加了设计实例。在差分放大器部分，以电流镜负载差分放大器为例，从模拟集成电路设计的角度，介绍了设计指标的分解、设计参数的计算等设计过程。在运算放大器部分，增加了两级CMOS基本差分运算放大器设计实例，先根据设计指标计算运算放大器的器件参数的初值，然后通过SPICE进行仿真优化，得到器件参数终值。其次，对振荡器电路的相关内容进行了修改与补充，比较详细地介绍了环形振荡器与LC振荡器的相关知识。
5.由于篇幅所限，删除了ADC与DAC数模混合集成电路的内容。
6.对第11章集成电路数字系统设计部分进行了改写。增加了数字系统设计流程中基本步骤的介绍，简化了FPGA/CPLD硬件验证部分的内容。
7.删除了集成电路发展展望部分的内容。
本书可作为电子、通信与信息等学科高年级本科生和硕士生的教材，也可作为集成电路设计工程师的参考用书。
本书提供配套多媒体电子课件，请登录华信教育资源网（http：//www.huaxin.edu.cn或http：//www.hxedu.com.cn）注册下载。
本教材的大纲由王志功教授审定，由陈莹梅副教授主持编写与修订，射频与光电集成电路研究所的研究生王涛、阎双超、景永康、蔡志民等为完成本次修订做了大量工作。电子工业出版社的王羽佳编辑在组织出版和编辑工作中给以了很大的支持。在此对以上所有同志表示衷心的感谢！
限于作者水平，书中难免有遗漏和错误，敬请读者批评指正。
作者
于东南大学前言
人类已进入信息化社会，硅器时代！过去十多年来，我国信息产业迅猛发展，但作为支撑的集成电路产业却相对落后。我国目前生产的集成电路只能满足国内市场需求的20%，更重要的是，关系我国信息安全和信息产业需求的关键集成电路如计算机的核心芯片CPU，光纤通信系统中的高速电路，Internet的网关网卡电路，多媒体中的信息处理电路等大多都是从外国进口的。这无疑极大地威胁着我国信息网络乃至整个国家的安全，制约着我国微电子行业乃至整个信息行业的发展，限制着我国微电子产品在国内外市场上的竞争力。
在这样的形势下，我国的集成电路的技术发展和产业面临着巨大的挑战和机遇。其挑战来自于以下几个方面：
● 世界范围内信息技术和集成电路技术的高速发展；
● 我国加入WTO后，信息产业市场开放带来的外国信息产品的强力推销；
● 国外信息技术和集成电路技术的继续垄断；
● 我国集成电路工艺和技术的相对落后；
● 我国集成电路设计人才的绝对缺少。
事实上，集成电路设计和制造水平的高低已成为衡量一个国家技术水平的一个重要标准，同时成为一个国家经济实力和国防实力的一个重要标志。可以预料，在21世纪的前半叶，集成电路技术将会更加迅猛地发展。在我国，发展集成电路技术以加速社会信息化进程、加强国防力量和保证国家安全已经刻不容缓。
面临挑战的同时，我国集成电路设计和制造技术的发展面临着一个关键的机遇。这种机遇表现在以下几方面：
● 国家的高度重视。“集成电路及关键元器件核心技术”的掌握已被列入2006—2020年“国家中长期科学和技术发展规划纲要”。
● 国防和国家信息安全对集成电路的迫切需求。
● 国内外半导体制造现代化工艺线的不断建设和扩展，很大程度上已经形成的“等米下锅”（等待高技术含量的电路投入大批制造）或“找米下锅”的局面。
● 我国多条先进（0.18μm）工艺线在上海、北京和天津等地的兴建为我国先进集成电路的制造提供了条件。
● 我国有数量庞大、可再塑或尽快培育的、支付费用低的集成电路设计与制造技术队伍和智力资源。我国重点大学大多都设有电子、通信、计算机、自动化等学科，每个学科每年都招收上百名学生，这些学生有很大一部分（全国超过数万名）可以通过课程调整和技术实践培养成为集成电路设计人才。
● 至2004年8月，教育部和科技部已批准了17所高校为国家集成电路人才培养基地的建设单位。
在这种形势下，集成电路设计人才的培养任务艰巨，为培养集成电路设计人才所需要的、适应当前技术发展的教材成为急需。
本教材的基础内容来自《VLSI设计》讲义。已按照该讲义为多届研究生进行了讲授。讲课过程中发现：研究生大多在本科阶段没有系统学习过集成电路设计；当前更多需要模拟和模数混合集成电路设计人才；学生基本上没有接触过集成电路设计工具。
因此在已使用多年的讲义的基础上，根据教育部高等学校电子信息与电气信息类基础课程教学分指导委员会制定的平台课程教学基本要求修订了本教材。
本书的主要内容遵循集成电路设计的流程，讨论集成电路设计的一系列基础知识，共分12章。第1章追溯了集成电路发展的历史，讨论当前集成电路设计流程和环境，了解集成电路制造途径等的有关问题。第2章介绍了集成电路制造相关的材料、结构和理论。第3章为集成电路制造的基本工艺。第4章介绍以双极型硅、CMOS、BiCMOS、MESFET、HEMT等各种有源元件为代表的集成电路器件工艺。第5章介绍MOS场效应管特性。第6章介绍了集成电路器件及SPICE模型。第7章介绍了集成电路版图设计的基本过程和知识。第8章和第9章分别为模拟集成电路和数字集成电路基本单元设计和版图设计。第10章为VLSI集成数字系统设计基础知识。第11章简要叙述了集成电路测试和封装方面的有关问题。第12章为集成电路发展展望。通过这12章的学习，可以使读者能够基本了解集成电路设计和制造的全过程，掌握集成电路设计的基本知识。
本书可以作为电子科学和通信与信息等学科高年级本科生和硕士生的教材，也可作为集成电路设计工程师的参考书。
本教材由王志功教授主编。在王志功的主持下，通过广泛的调查研究，确定了本书的基本大纲。书中第1～9章和第11章由陈莹梅编写，第10章和第12章由朱恩编写，王志功教授完成了其他初稿的准备，并对所有初稿做了全面调整和大量修改并最终定稿。
鉴于集成电路技术一方面发展迅速，另一方面涉及众多技术领域，使得编写一本既能覆盖基础技术，又能跟踪前沿技术的教材变得十分困难。我们虽然尽了力，仍感到难以满意，对于教材中的遗漏和错误，恳望读者批评指正。
作者
2006年6月12日于东南大学第1章 集成电路设计概述1.1 集成电路的发展
微电子技术是当代信息技术的一大基石。1947年美国贝尔实验室的William B.Shockley（肖克莱）、Walter H.Brattain（波拉坦）和John Bardeen（巴丁）发明了晶体管，为此他们获得了1956年的诺贝尔物理学奖。图1.1所示为代表这一具有划时代意义的点接触式晶体管的照片。
1958年12月12日，在德州仪器公司（TI）从事研究工作的Jack Kilby发明了世界上第一块集成电路（IC，Integrated Circuit），为此他在42年之后获得了2000年的诺贝尔物理学奖。图1.2所示为Jack Kilby发明的世界上第一块集成电路的照片。图1.1 最原始的点接触式晶体管图1.2 Jack Kilby发明的世界上第一块集成电路
以上两项革命性的发明推进人类社会进入微电子时代和信息时代。表1.1所示为1947年以来集成电路相关工艺技术、电路规模和产品的发展概况。表1.1 集成电路工艺技术、电路规模和产品的发展概况
尽管英文中有VLSI、ULSI和GSI之分，但VLSI使用最频繁，其含义往往包括了ULSI和GSI。而中文中把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。
1965年英特尔（Intel）公司创始人Gorden E.Moore提出了著名的摩尔（Moore）定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每3年翻两番。由图1.3可以看出，30多年来，以动态随机存储器和英特尔公司的微处理器为代表的两大类集成电路的规模几乎都是准确地按照Moore定律发展的。图1.3 集成电路规模按摩尔定律发展的趋势
表1.2中列出了世纪之交时美国半导体协会制定的集成电路制造技术进程路标（Roadmap）。表1.2 集成电路制造技术进程路标
下面结合表1.2对集成电路技术发展趋势概括如下。
① 集成电路的特征尺寸向深亚微米发展。目前的规模化生产是0.18（m工艺，0.15/0.13（m工艺开始向规模化生产迈进，90 nm工艺正在推出。图1.4从左到右所示为按比例画出的宽度为4（m～70 nm的线条。由此，可以对特征尺寸的按比例缩小建立一个直观的印象。图1.4 特征尺寸从4（m～70 nm的成比例减小的线条
② 晶圆的尺寸增加。当前的主流晶圆的尺寸为8英寸，正在向12英寸晶圆迈进。图1.5从左到右所示为按比例画出的2～12英寸的圆。由此，可以对晶圆尺寸的增大建立一个直观的印象。通过图1.6中一个12英寸晶圆与人脸大小的对比，可以对一个12英寸晶圆的大小建立一个直观的印象。图1.5 2～12英寸成比例增加的晶圆图1.6 一个12英寸晶圆与人脸大小的对比
③ 集成电路的规模不断提高。CPU（P4）已超过4 000万晶体管，DRAM已达Gb规模。
④ 集成电路的速度不断提高。采用0.13（m CMOS工艺实现的CPU主时钟已超过2 GHz，实现的超高速数字电路速率已超过10 Gb/s，射频电路的最高工作频率已超过6 GHz。
⑤ 集成电路复杂度不断增加。系统芯片，或称芯片系统SoC（System-on-Chip），成为开发目标。
⑥ 模拟数字混合集成向电路设计工程师提出挑战。
⑦ 集成电路器件制造能力按每3年翻两番，即以每年增长58%的速度提升，而电路设计能力每年只以增长21%的速度提升，电路设计能力明显落后于器件制造能力，且其鸿沟（Gap）呈现越来越宽的趋势。
⑧ 集成电路产业连续几十年的高速增长和巨额利润导致世界范围内集成电路生产线的大量建设，目前已经出现过剩局面。
⑨ 工艺线建设投资费用越来越高。目前一条8英寸0.35（m工艺线的投资约20亿美元，但在几年内一条12英寸0.09（m工艺线的投资将超过100亿美元。如此巨额的投资已非单独一个公司，甚至一个发展中国家所能单独负担的。
⑩ 制造集成电路的掩模很贵。根据SemaTech报告，“一套130 nm逻辑器件工艺的掩模大约需75万美元，一套90 nm的掩模将需160万美元，一套65 nm的掩模将高达300万美元”。然而，每套掩模的寿命有限，一般只能生产1 000个晶圆。工艺线投资的高成本和设计能力的普遍落后，导致多数工艺线走向代工（代客户加工，Foundry）的经营道路。电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展提供了条件。1.2 集成电路设计流程及设计环境
在集成电路发展的过程中，数字电路曾经以其基本单元数量少、易于大规模集成而占据主导地位。其发展的总趋势是革新工艺、提高集成度和速度。在此过程中，电路设计大多在工艺制造单位内部的设计部门中进行。这样的设计是有生产线集成电路设计。在这一阶段，无生产线单位一方面难以加入花巨额投资才有可能参与的工艺革新竞争行列，另一方面难以参与芯片设计和实现。
随着集成电路规模的爆炸式扩展，以及模拟数字混合集成系统的广泛需要，知识密集型的芯片设计变得比技术密集型的芯片制造重要起来。另一方面，集成电路生产的高利润前景引发了众多生产线在世界各地的建造，从而导致了集成电路产业生产能力的剩余，即生产线“无米下锅”局面的出现。人们需要更多的功能芯片设计，从而促进了集成电路设计的发展并使得不少设计公司应运而生。这些设计公司拥有设计人才和技术，但不拥有生产线，成为无生产线（Fabless）集成电路设计公司。在国外，现在已有众多这样的公司在运作，如美国硅谷就有200多家Fabless集成电路设计公司，其中有50多家上市公司。中国台湾有这样的大中型公司100多家。芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现（代客户加工，简称代工），已成为集成电路技术发展的一个重要特征。
图1.7形象地示出集成电路的无生产线设计与代工制造之间的关系。可以沿着图中从代工单位左上行到设计单位，再右直行到代工单位，最后左下行到设计单位的S曲线，对整个集成电路设计和制造过程加以描述。图1.7 集成电路的无生产线设计与代工制造之间的关系
首先，代工单位将经过前期开发确定的一套工艺设计文件（PDK，Process Design Kits）通过因特网传送（或光盘等媒介邮寄）给设计单位，这是一次信息流过程。PDK文件包括工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（Via）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC，Design Rule Check）、参数提取（EXTraction）和版图电路图对照（LVS，LayoutVsSchematic）用的文件。
设计单位根据研究项目提出的技术指标，在自己掌握的电路和系统知识基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称为“模拟”）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成以GDS-II格式保存的版图文件，然后通过因特网传送给代工单位。这也是一次信息流过程。
代工单位根据设计单位提供的GDS-II格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到由铬板等材料制成的一套掩模上。一张掩模一方面对应于版图设计中的一层图形，另一方面对应于芯片制作中的一道或多道工艺。正是在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上。这一过程通常简称为“流片”。根据掩模的数目和工艺的自动化程度，一次流片的周期约为2个月。代工单位完成芯片加工后，根据路程远近，利用飞机等不同的快速运输工具寄送给设计单位。
设计单位对芯片进行参数测试和性能评估，符合技术要求时，进入系统应用，从而完成一次集成电路设计、制造和测试与应用的全过程。否则就需进行改进和优化，才能进入下一次循环。1.3 集成电路制造途径
国内近几年建立的Foundry（代工）厂家和转向为代工的厂家有：无锡上华，拥有0.6/0.5（m CMOS工艺和4（m BiCMOS工艺；上海先进半导体公司，拥有1（m CMOS工艺；首钢NEC，拥有1.2/0.8（m CMOS工艺；上海华虹NEC，拥有0.35（m CMOS工艺；上海中芯国际，拥有8英寸晶圆0.25/0.18（m CMOS工艺。国内在建、筹建的代工厂家有：宏力8英寸晶圆0.25/0.18（m CMOS工艺，华虹NEC的8英寸晶圆0.25（m CMOS工艺，台积电（TSMC）在松江筹建的8英寸晶圆0.18（m CMOS工艺，联华（UMC）在苏州筹建的8英寸晶圆0.18（m CMOS工艺，等等。
表1.3所示为境外主要代工厂家所在的地区和其主导工艺。表1.3 境外主要代工厂家所在的地区和其主导（特有）工艺
上述集成电路无生产线设计与代工制造的F&F（Fabless and Foundry）模式体现着分工合作的现代大生产潮流。但是，要采用这种模式开展集成电路设计人才培养、技术研究和小规模创业，仍有一系列问题需要解决。首先，F&F模式是一条很长的技术和管理的链，链中存在着各种环节。同时，如上所述，无生产线IC设计与代工制造之间需要建立信息流和物流的渠道。要连通技术和管理的所有环节，要开辟信息流和物流的全部渠道，需要投入巨大的人力、物力和财力。这无疑不是每一个教育和研究单位，或一个中小公司所能够和值得去做的。
因此，工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，已经取得成效。其做法是，由政府有关部门资助；由一至几所大学或研究所作为龙头单位，负责人员培训、技术指导、版图汇总、组织芯片的工艺实现、性能测试和封装；各大学微电子学科的教师、本科生和研究生，研究机构的课题组及中小电子企业作为工程直接受益群体，以自愿的形式参加，按占用芯片面积支付芯片制造费，并支付必要的人员培训、芯片测试与封装等费用；工艺实现单位按协议参加芯片工程，从芯片制造和日后的批量生产中得到利益；电路设计自动化软件提供单位按协议参加芯片工程，优惠提供软件产品，通过扩大产品销量和开辟潜在市场得到利益。
在这样的芯片工程中，除了IC设计工具代购和人才培训之外，芯片工程组织单位的一项重要任务，就是开展多项目晶圆MPW（Multi-Project Wafer）技术服务。
MPW技术最初是集成电路研发机构为降低芯片开发成本而引入的芯片制造技术。我们知道，现在国际上主流的硅片直径为8英寸。如果在同一硅片上只试制一种集成电路，这样芯片研发的成本可能就非常高。例如，单纯制作0.35（m CMOS工艺的一套掩模就需要支付数万美元，一次流片又要支付上万美元。如果将5～10万美元的费用仅用于一种芯片的试制，如果不是一次流片成功，那费用和风险就太高了，不要说一个学校或研究所的研究课题，就是一个大型公司的项目，都难以承担。如图1.8所示，MPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（Macro-Chip）上，然后以步进的方式排列到一到多个晶圆上。这样可使昂贵的制版和硅片加工费用由几十种芯片分担。如果同时加工50种芯片，则每种芯片的制造费用就大约减少到单独制造时的1/50，从而极大地降低了芯片研制成本。事实上，在一个晶圆上还可以通过变换版图数据交替地布置多种宏芯片。图1.8 芯片、宏芯片和以宏芯片为单元步进构成的多项目晶圆1.4 集成电路设计的知识范围
集成电路发展到现在的SoC，既不再是模拟的“放大器”或数字的“与非门”一类的基本单元电路的概念，也不再是模拟的“锁相环”或数字的“全加器”一类的功能电路的概念，甚至不再是模拟的“接收机”或数字的“CPU”一类子系统的概念，而是变成了包含多种模拟和数字子系统、硬件和软件功能的复杂的信息处理系统。因此，集成电路设计需要的知识范围已大大扩展。概括起来可分为以下4个方面。（1）系统知识
这里的系统范围很广：对于计算机学科，有计算机的软件系统和硬件系统；对于通信学科，有程控电话系统、无线通信系统、光纤通信系统等；对于信息学科，有各种信息处理系统；对于控制学科，有各种控制系统。如果说以往从事系统研究的工程师是在器件和电路工程师完成的工作基础上构建系统的话，到了SoC时代，系统工程师必须亲自参与SoC级别集成电路的设计。另一方面，以往的器件和电路工程师在SoC时代必须熟悉系统，以实现SoC的设计。这就是说，所有的集成电路设计工程师都必须掌握一定的系统知识。这些知识包括软件和硬件两个方面。对于从事前端设计的工程师来讲，则对系统的理解必须达到精通的程度。（2）电路知识
既然是集成电路设计，电路知识就是核心知识。集成电路设计工程师，特别是在逻辑门级、晶体管级和版图级从事设计的工程师，必须对各类功能电路和基本单元电路的原理和设计技术达到融会贯通的程度。集成电路设计相对于数字电路、模拟电路和模数混合电路设计而言，需要更多的知识、技术和经验。射频电路RFIC、微波单片集
试读结束[说明：试读内容隐藏了图片]