硬件系统工程师宝典(txt+pdf+epub+mobi电子书下载)

作者：张志伟,王新才

出版社：电子工业出版社

格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT

硬件系统工程师宝典试读：

前言

对于刚刚进入电子系统设计殿堂的设计者，很多时候对电子设计领域已广泛使用的开发平台没有一个总体的认识，使自己的开发设计局限于某一个或几个平台，无法跟随业界的主流开发环境，无法在众多的开发工具中找到属于自己的“倚天屠龙”。如果长时间局限于一个界限范围内，当设计水平到达一定程度后就会出现属于自己特有的职业生涯瓶颈或技术瓶颈。目前电子系统设计主流的开发平台、主流的系统设计流程是怎样的呢？

对于初入硬件系统设计领域的开发者来说，在进行一个新的项目或一个新的系统设计时，如果在系统开发时先对需求和系统的设计框架有一个清晰的认识，再逐步深入系统设计的方方面面，就能在系统开发中做到游刃有余，并在设计开发的过程中逐步开阔自己的眼界，使自己的系统设计架构能力不断得到提高，为现在及以后的系统架构设计和系统开发风险的评估奠定坚实的基础。如何在系统开发前对系统中的常见需求有一个清晰的认识，把控用户的需求和系统的概要设计架构呢？

随着技术的发展，大量数据的处理需求随处可见，硬件系统作为大数据及高速率处理的平台，随之出现的是高速电路设计的需求。高速电路设计突出“高速”，其设计思路已不能再局限于传统的物理互联设计，其互联通道充斥着各种寄生参数，并且传输线理论也广泛应用于高速互联设计。随着系统的复杂高速互联，信号完整性（SI）问题、电源完整性（PI）问题、EMC/EMI问题及满足DFM工艺设计要求的DFX要求随之而来。高速系统设计中，对如此多的问题和知识点能否抽丝剥茧找到一个切口，慢慢地渗入其中，深入设计的深处，并能够不再对烦琐的、可怕的专业术语感到恐惧，不断萃取这些知识用于实际设计，不断前进、不断提升自己呢？

在电路的原理性设计中，常用的分立元器件及各功能的IC种类不是无限的，能否对常用器件的性能、使用方法及注意事项进行归类总结，便于在设计中进行参考呢？

不积跬步无以至千里，不积小流无以成江海。PCB的设计是由无数的点、线、面综合连接而成，倾注了PCB设计工程师的心血。在烦琐的互联中是否有规律可循，能否对PCB设计中的各类技巧、方法进行整理、归纳，以规范性的文档用于日常的设计并在设计中反复验证，提炼出属于自己的PCB设计思想呢？

PCB的加工都有一定的加工技术要求，与PCB厂家进行有效的沟通，将自己的设计思想及要求让PCB厂家完完全全、明明白白地理解是保证加工出的PCB与设计的PCB无限接近的基础。能否对PCB加工的技术要求进行规范的文档说明，使PCB自己能够对厂家进行详尽的介绍呢？

带着对以上诸多疑问的苦苦思索，我们开始了本书的构思及编写。

本书从实际电路设计入手，按照硬件系统的设计流程，对需求分析、概要设计、原理图的详细设计、PCB的详细设计及在电路设计中的信号完整性、电源完整性、电磁兼容性、DFX进行了综合论述并对每一部分内容都进行了分类和总结。

第1章在需求分析部分对硬件系统设计中的常见需求进行了归类，并对其中涉及的部分方案、方法和IC厂家进行了对应的衔接。

第2章在概要设计部分对概要设计中常常需要考虑的各类设计的可行性进行了分类归纳及说明，如信号完整性的可行性分析、电源完整性的可行性分析、EMC/EMI的可行性分析等；在开发平台部分对目前业内主流的PCB设计平台、PCB仿真分析平台及3D电磁场分析平台进行了概述。

第3章在信号完整性分析部分详细说明了信号完整性产生的原因及相应的解决方法，并对信号完整性分析中常用的IBIS模型和S参数模型进行了说明。

第4章在电源完整性分析部分分析了电源完整性产生的原因，并对电容的去耦特性、平面的去耦特性、平面的谐振特性及电源完整性中的目标阻抗设计方法进行了说明。

第5章在EMC/EMI分析部分分析了EMC/EMI问题，并对PCB设计中满足EMC/EMI的布局、布线及叠层的常用设计方法进行了分类和总结。

第6章在DFX分析部分对设计中的DFX进行了归类说明，并详细论述了PCB中的工艺设计要求及满足PCB工艺设计要求的常用设计方法。

第7章在硬件系统原理图详细设计部分对电路设计中常用的各类器件进行了原理性说明，并对其在电路设计中的应用进行了归类和总结。

第8章在硬件系统PCB详细设计部分从PCB的布局、布线及PCB的板级仿真角度进行了归类论述，对PCB的布局、布线注意事项及方法进行了详细的说明。

第9章在确认PCB的加工图纸阶段，对PCB的后续处理及PCB加工技术要求进行了归类及详细说明。

本书在编写的过程中查阅了大量的资料，文中的很多技术观点与设计思路都是各位同行在教学和工程设计中共同探讨的结果，在此向提供资料的同事、朋友及各大电子设计论坛的电子设计爱好者表示真诚的感谢。本书在编写的过程中也得到了亲人的大力支持，在此表示衷心的感谢。

由于作者的水平有限，错误和疏漏之处在所难免，欢迎广大专家和读者指正。张志伟 王新才2014年4月

第1章 需求分析

生活中我们完成一件事情，主要包含几个方面：做事情的目标、做事情具备的条件、做事情的过程、事情做完后的效应。就如同修路一样，需要确定所修路的起点和终点、路的级别要求、修路的过程所需要的人力和物力、路修好后所带来的经济效应等。同样，硬件系统设计作为系统工程中的一份子，在设计之初就需要勾绘出系统设计的“鹰眼蓝图”，即所谓的需求分析。

需求分析是硬件系统设计的第一步，在系统设计的环节中起着举足轻重的作用。需求分析做得好，才能够使设计的产品满足市场需求，有了明确的需求才能够确定产品的ID设计方案、结构设计方案、硬件设计方案和软件方案等。硬件系统由硬件电路构成，硬件电路由各种电子元件的实体依据电路设计者有目的的创造行为连接组合而成，本章就产品设计中的硬件系统设计展开论述。

1.1 功能需求

功能需求明确了设计的硬件系统所具备的功能，明确了功能就可以针对要完成的功能选择不同厂家的芯片来实现所需功能。硬件系统常见的功能需求有：供电方式及防护、输入与输出信号类别及处理、无线通信功能等。

1.1.1 供电方式及防护

需要确定硬件系统的供电是采用内置电源板直接从市电供电还是采用外置直流稳压电源供电。采用内置电源板供电，一般需要单独设计开关电源板，针对不同的应用行业开关电源的设计规格不同，需要根据不同的行业标准进行设计。采用外置直流稳压电源供电，能够简化硬件系统电源部分的设计，但需要一个外置的电源。

有些工控类设备或医疗设备需要采用PoE（Power Over Ethernet）供电。PoE指的是在现有的以太网Cat.5布线基础架构不做任何改动的情况下，在为一些基于IP的终端（如IP电话机、无线局域网接入点AP、网络摄像等）传输数据信号的同时，还能为此类设备提供直流供电的技术。PoE技术能在确保现有结构化布线安全的同时保证现有网络的正常运作，最大限度地降低成本。IEEE 802.3af（输出电压为44～57V，输出功率为15.4W）成为首个PoE供电标准，它规定了以太网供电标准，是现在PoE应用的主流实现标准。IEEE802.3at（输出电压为50～57V，输出功率为25.5W）应大功率终端的需求而诞生，在兼容802.3af的基础上，提供更大的供电需求，以满足新的需求。

有些工控类设备或医疗设备要求一部分功能电路的失效不会影响到整个硬件系统的稳定运转，因此对于此类需求的硬件系统需要设计彼此隔离的供电和输入/输出电路模块。对各部分电路的供电可以选用不同规格的电源隔离IC，对各部分电路的数据输入/输出可以采用数据通信隔离IC。

1.1.2 输入与输出信号类别

硬件与软件的交互完成对信号的处理，硬件的健壮是系统稳定运行的基础，软件赋予产品智能。在硬件系统的需求分析中，需要根据硬件系统所要处理的输入信号及输出信号来选定硬件设计的主方案及外围器件。例如，某医疗系统的中心控制器要求输入信号为外围12种医疗设备采集的数据，中心控制器对输入的信号进行处理后，把输出信号统一以Socket包的形式通过RJ45以太网口发送到中心服务器，外围医疗设备的接口有USB接口形式TTL电平的UART口、USB接口和RS232串口。输入与输出信号类别的确定侧重于软件分析各接口协议的实现及各部分的有机组合，需要解释各输入/输出数据的类型，并逐项说明其媒体、格式、数据范围、精度和编码方式等。对于硬件系统的设计，需要根据设备输入与输出信号的接口类型和系统处理数据的能力来选定设计方案，并通过与软件系统设计方案的反复迭代来选定硬件的设计平台。

1.1.3 无线通信功能

在进行硬件系统设计时，需要确定该系统的应用领域，确定该系统是否需要具备无线通信功能。在工控类和消费类电子领域，按照通信协议，目前的无线通信方式有：3G无线通信（移动最新推出4G LTE通信技术）、GPRS、WiFi、ZigBee、Bluetooth、IrDA、NFC、UWB、CSS和RFID。在进行产品设计方案选型时，需要根据硬件系统无线通信的方式进行设计选型。

1.3G无线通信

3G无线通信的方式有中国移动的TD-SCDMA、中国联通的WCDMA和中国电信的CDMA2000。采用运营商提供的网络进行无线通信，通信速率快、信号质量高，能够保证通信的质量，节省组网的开支，但是需要提供额外的使用费用。目前在工控类、消费类电子领域采用3G无线通信方式的产品主要有3G手机、3G车载硬盘录像机、3G车载摄像机、行业应用3G平板电脑等。该类产品和技术方案提供商有华为海思科技、中兴、浙江大华、海康卫视、山东卡尔电气等。

2．GPRS

GPRS是通用分组无线服务技术（General Packet Radio Service）的简称，它是GSM移动电话用户可用的一种移动数据业务。GPRS可以说是GSM的延续。GPRS和以往连续在信道传输的方式不同，是以封包（Packet）方式来传输的，因此使用者所负担的费用以其传输资料的单位计算，并非使用其整个信道，理论上较为便宜。GPRS的传输速率可提升至56～114Kbps。

在产品开发中，一般都采用成熟的GPRS模块，GPRS模块的通信接口一般都采用RS232 COM口，在硬件系统设计中为GPRS模块预留一个RS232串口就可以了，GPRS通信软件的开发依据串口通信方式进行。

3．WiFi

WiFi（Wireless Fidelity）即IEEE802.11x，是一种可以将个人电脑、手持设备（如PDA、手机）等终端以无线方式互相连接的技术。WiFi提供无线局域网的接入，是目前WLAN的主要技术标准。随着智能手机和平板电脑的普及，WiFi的应用越来越广，WLAN具备的便携性解决了用户最后100m的通信需求。WiFi制定了协议的物理层（PHY）和媒体接入控制层（MAC），并以TCP/IP作为网络层。

1999年，IEEE 802.11a标准制定完成，该标准规定无线局域网工作频段在5.15～5.825GHz，数据传输速率达到54Mbps/72Mbps（Turbo）。同年9月，IEEE 802.11b被正式批准，该标准规定无线局域网工作频段在2.4～2.4835GHz，数据传输速率达到11Mbps。该标准是对IEEE 802.11的一个补充，采用点对点模式和基本模式两种运作模式，在数据传输速率方面可以根据实际情况在11Mbps、5.5Mbps、2Mbps和1Mbps的不同速率间自动切换，并且在2Mbps和1Mbps速率时与802.11兼容。802.11b使用直接序列（Direct Sequence）DSSS作为协议。802.11b和工作在5GHz频率上的802.11a标准不兼容。由于价格低廉，802.11b产品已经被广泛地投入市场，并在许多实际的工作场所运行。

2003年推出IEEE802.11g，IEEE的802.11g标准是对流行的802.11b（即WiFi标准）的提速（速度从802.11b的11Mbps提高到54Mbps）。802.11g接入点支持802.11b和802.11g客户设备。

2009年9月11日，802.11n无线标准获得IEEE标准委员会的正式批准。在传输速率方面，802.11n可以将WLAN的传输速率由目前802.11a及802.11g提供的54Mbps，提高到300Mbps甚至600Mbps，得益于将MIMO（多入多出）与OFDM（正交频分复用）技术相结合而应用的MIMO OFDM技术，提高了无线传输质量，也使传输速率得到极大提升。在覆盖范围方面，802.11n采用智能天线技术，通过多组独立天线组成的天线阵列，可以动态调整波束，保证让WLAN用户接收到稳定的信号，并减少其他信号的干扰，因此其覆盖范围可以扩大到数平方千米，使WLAN的移动性大为提高。在兼容性方面，802.11n采用了一种软件无线电技术，它是一个完全可编程的硬件平台，使得不同系统的基站和终端都可以通过这一平台的不同软件实现互通和兼容，这使得WLAN的兼容性得到极大改善。这意味着WLAN将不但能实现802.11n向前后兼容，而且可以实现WLAN与无线广域网的结合，如3G。

目前最新的802.11ac是在802.11a标准之上建立起来的，包括将使用802.11a的5GHz频段。802.11ac每个通道的工作频宽将由802.11n的40MHz，提升到80MHz甚至160MHz，再加上大约10％的实际频率调制效率提升，最终理论传输速度将由802.11n最高的600Mbps跃升至1Gbps。当然，实际传输率可能在300～400Mbps之间，接近目前802.11n实际传输率的3倍（目前802.11n无线路由器的实际传输率为75～150Mbps），完全可以在一条信道上同时传输多路压缩视频流。

目前WiFi产品和方案提供商主要有Broadcom、Atheros、D-Link、Airgo、Bermai、杰尔系统、思科、Intel等。Broadcom是全球第一个使用802.11ac技术的芯片厂商，目前使用5G芯片的品牌有苹果的iPhone4、iPhone4s、iPhone5和iPhone5S，三星的GALAXY S4，HTC one，小米手机2S、小米手机3和小米TV，腾达11ac千兆无线路由器W1800R等。

4．ZigBee

ZigBee是基于IEEE802.15.4标准的无线网络协议，具备低功耗、低成本、低速率、近距离、短时延、高容量、高安全和免执照频段的特点。ZigBee协议从下到上分别为物理层（PHY）、媒体访问控制层（MAC）、传输层（TL）、网络层（NWK）、应用层（APL）等。其中，物理层和媒体访问控制层遵循IEEE 802.15.4标准的规定。

ZigBee的应用领域主要包括工业控制、家庭和楼宇网络、商业、公共场所、农业控制及医疗等。

目前比较有竞争力的ZigBee解决方案主要有Freescale MC1319X平台、TI cc2530平台、Ember EM250ZigBee系统晶片及EM260网络处理器和Jennic的JN5121芯片。对于ZigBee技术，可以向国内ZigBee技术解决方案提供商参考学习：无线龙、RF-Star、MXCHIP和斯凯科技等。

5．Bluetooth

Bluetooth是一种支持设备短距离通信（一般在10m内）的无线电技术，由爱立信公司在1994年进行研发，能在包括移动电话、PDA、无线耳机、笔记本电脑和相关外设等众多设备之间进行无线信息交换，工作在全球通用的2.4GHz ISM（即工业、科学、医学）频段。其数据速率为1Mbps，采用时分双工传输方案实现全双工传输。Bluetooth无线通信技术在手机、便携式计算机、汽车、立体声耳机和MP3播放器等多种设备上得到了广泛应用。

目前提供Bluetooth解决方案的厂商有Broadcom、CSR（Cambridge Silicon Radio）、Infineon、TI、Silicon Ware、NXP、Ericsson、Mitel、Philsar等。Broadcom提供的第三方驱动比较多；CSR于2014年10月15日被美国Qualcomm公司收购，其蓝牙解决方案将会占据更大的市场份额。

6．IrDA

IrDA是红外数据组织（Infrared Data Association）的简称，目前广泛采用的IrDA红外连接技术就是由该组织提出的，IrDA已经制定出物理介质和协议层规格，以及两个支持IrDA标准的设备可以相互监测对方并交换数据。初始的IrDA1.0标准制定了一个串行、半双工的同步系统，传输速率为2.4Kbps到115.2Kbps，传输范围为1m，传输半角度为15°到30°。最近IrDA扩展了其物理层规格使数据传输率提升到4Mbps。PXA27x就使用了这种扩展了的物理层规格。IrDA数据协议由物理层、链路接入层和链路管理层三个基本层协议组成。另外，为满足各层上的应用需要，IrDA栈支持IrLAP、IrLMP、IrIAS、IrIAP、IrLPT、IrCOMM、IrOBEX和IrLAN等。

目前，IrDA通信机制在TV、3D眼镜和IrDA接口的键盘、鼠标等设备的控制或通信方面得到了广泛的应用。

IrDA编解码IC及收发器供应商有TI、Atmel、NXP、VISHAY、Sharp Microelectronics、Everlight Electronics、台湾HL、Holtek Semiconductor等。

7．NFC

NFC（Near Field Communication）近距离无线通信技术是由Philips和Sony共同开发的一种工作在13.56MHz频段的非接触式识别和互连技术，可以在移动设备、消费类电子产品、PC和智能控件工具间进行近距离无线通信。NFC通信技术由RFID及互连互通技术整合演变而来，在单一芯片上结合感应式读卡器、感应式卡片和点对点的功能，能在短距离内与兼容设备进行识别和数据交换。NFC的传输距离大约为10cm，传输速度目前为106Kbps、212Kbps或424Kbps。目前NFC的成员有Sony、Philips、LG、NXP、NEC、Samsung、Atoam、Intel、华为、中兴、上海同耀、台湾正隆、OPPO、魅族等。

目前内置NFC功能的设备以手机为主，也有不少平板电脑和蓝牙音频设备内置了NFC功能。例如，Nokia的Lumia系列，HTC的One X、One M7、Butterfly，Samsung的Galaxy系列，SONY的Xperia系列，Blackberry的Z10、Q10，Google的Nexus7，ASUS的Fonepad2，小米3、vivo的Xplay等。

NFC芯片解决方案提供商有NXP、ST、Broadcom、Infineon、Qualcomm、Renesas等。

8．UWB

UWB（Ultra Wide Band）是一种无载波通信技术，利用纳秒至微微秒级的非正弦波窄脉冲传输数据。通过在较宽的频谱上传送极低频率的信号，UWB能在10m左右的范围内实现每秒数百兆比特至数吉比特的数据传输速率。UWB技术具有抗干扰性强、传输速率高、系统容量大和发送功率小的特点。

UWB标准化的工作还没有完成，一些技术问题仍需要不断完善，但它可能成为新一代WLAN和WPAN的技术基础，从而实现超高速宽带无线接入。

9．CSS

CSS（Chirp Spread Spectrum）即线性调频扩频技术。这种技术以前主要用于脉冲压缩雷达，能够很好地解决冲击雷达系统测距长度和测距精度不能同时优化的矛盾，因此国内外的研究一直局限在雷达领域。近年来，随着IEEE将CSS技术列为802.15.4a技术标准的底层实现方式之一，该项技术在通信领域的应用才逐渐受到关注。

CSS无线通信技术在实现物联网系统的定位开发中，因其定位精度高、工作稳定可靠等优点在仓储、楼宇、安防、老人防护、监狱、煤矿和工业厂矿的定位中得到了广泛应用。

CSS定位基于TOA、TDOA时间机制，采用SDS-TWR的测量方法，获取双向传输的时间，进而获取节点距离。CSS基于SDS-TWR算法[1]的距离测量原理如图1-1所示。图1-1 CSS基于SDS-TWR算法的距离测量原理

CSS基于时间测量机制，在测量精度为3～4ns的情况下，无线电检测精度将达到1～1.2m。在实际使用中，由于前端多路径到达波检测和时间偏差等原因影响，误差可以控制在1～3m；在测量距离上，0dBm时可以达到100m最大传输距离，且只要信号到达，就可以利用信号测距。

CSS芯片解决方案主要是德国的Nanotron NLSG0501A系列，基于该芯片的定位系统在矿井人员定位中得到了广泛应用。

10．RFID

RFID（Radio Frequency Identification）射频识别技术又称无线射频识别，是一种通信技术，可通过无线电信号识别特定目标并读写相关数据，而无须识别系统与特定目标之间建立某种物理连接。常用的通信频段有低频（125～134.2kHz）、高频（13.56MHz）、超高频（433MHz、915MHz）和微波频段等。

运用RFID技术的产品可分为三大类：无源RFID产品、有源RFID产品及半有源RFID产品。无源RFID产品的主要工作频率有低频125kHz、超高频433MHz和915MHz，属于近距离接触式识别类，如二代身份证、公交卡、餐卡和银行卡等。有源RFID产品具有远距离自动识别的特性，在远距离自动识别领域，如智能交通、智能停车场等领域有重大应用，有源RFID的主要工作频率有超高频433MHz、微波2.45GHz和5.8GHz。半有源RFID产品结合了有源RFID和无源RFID产品的优势，在低频125kHz频率的触发下，让微波2.45GHz发挥优势，在近距离利用低频进行精确定位，在远距离利用微波频段进行识别和数据上传。

RFID的工作原理是射频标签进入磁场后，接收射频读卡器发出的射频信号，依赖感应电流所获得的能量发送出存储在芯片中的信息（Passive Tag，无源或被动标签）或由射频标签主动发送某一频率的信号（Active Tag，有源标签或主动标签），解读器读取信息并解码后，送到读卡器中进行相关的数据处理。

由于WiFi、ZigBee、CSS等在室内定位精度的局限性，基于RFID及WiFi、ZigBee、CSS等的混合定位技术在养老院、医院等室内定位精度要求高的场所得到了广泛应用。

采用WiFi-RFID的养老院无线局域网实时定位系统网络拓扑结构如图1-2所示。老人的人员信息存储在定位标签中，AP负责读取电子标签中的人员信息，并通过已有的WiFi网络，将数据传送到控制中心进行处理。图1-2 养老院无线局域网实时定位系统网络拓扑结构图

采用ZigBee-RFID的矿井作业人员无线局域网实时定位系统网络拓扑结构如图1-3所示。矿井作业人员的信息存储在头盔中的RFID定位标签中，网关负责读取RFID定位标签中的人员信息，并通过ZigBee网络传输到控制中心，进行数据的进一步处理。在本案例中，ZigBee网络负责传输RFID采集的定位信息、矿井作业人员佩戴的腕表采集的人体生命体征数据及环境数据，有效利用了ZigBee网络数据通信的低功耗及RFID的精确定位机制。图1-3 矿井作业人员无线局域网实时定位系统网络拓扑结构图

1.2 整体性能要求

系统整体性能的要求包含对输入/输出数据的处理能力、系统工作对温/湿度环境的要求、系统无故障稳定工作时间的要求、系统的能效等级和系统的自身防护性能等。

对数据的性能要求包含处理器处理数据的能力、能够处理数据的最高带宽、处理数据的实时性和采集数据的精度等。

系统对温度环境的适应能力在需求分析阶段就要明确产品的温度环境工作等级。消费类的温度范围是0～70℃，工业级的温度范围是-40～85℃，军用级的温度范围是-55～150℃。根据产品工作温度的不同选定不同级别的芯片及设计方案。对于湿度的性能要求，主要从防护等级设计上考虑。

系统的无故障稳定运行性能要求在产品设计选型阶段根据产品工作寿命的要求进行选型，工作寿命越长的器件价格也相应越高。对产品需要做加速老化寿命测试来保证产品的无故障运行时间。

家用电器需要满足能效等级。能效等级是表示家用电器产品能效高低差别的一种分级方法，按照国家标准规定，我国的能效标识将能效分为五个等级。等级1表示产品节电已达到国际先进水平，能耗最低，能效比在3.4以上；等级2表示产品比较节电，能效比为3.20～3.39；等级3表示产品能源效率为我国市场的平均水平，能效比为3.00～3.19；等级4表示产品能源效率低于市场平均水平，能效比为2.80～2.99；等级5是产品市场准入指标，能效比为2.50～2.79，低于该等级要求的产品不允许生产和销售。针对产品能量利用率的要求，需要根据各行业的标准，不断优化各电路模块的设计，从而最终达到最大能量利用率的要求。

有些产品的设计需要考虑过压保护、欠压保护、过流保护、短路保护和雷击防护等一系列的防护措施；有些产品要求苛刻的硬件设备，还需要做室外暴露实验、紫外实验、引线端强度实验、扭曲实验、机械载荷实验、冰雹实验和热斑耐久实验等一系列的验证。为保证产品的性能，需要在前期的需求分析中明确产品的性能指标，从而在总体架构设计及产品硬件设计的详细实施阶段依据产品性能要求来有效合理地进行开发工作。

1.3 用户接口要求

用户接口要求需要确定产品硬件接口的种类及数量，电源接口、指示灯及开关类型、复位按钮和显示屏幕等。确定了用户所需要的接口，硬件PCB的外围轮廓就确定了。

目前常用的用户接口主要有JTAG接口、DB9串口（公头和母头）、USB接口、Console接口、RJ45以太网接口、HDMI接口、DVI接口、VGA接口、SATA&IDE接口、PS2接口、CPCI接口、PCI及PCI-E接口、RJ11接口、S-Video视频接口、RCA视频接口（俗称莲花头）、YPbPr/YCrCb视频色差输入接口、SD/TF卡接口、CF卡接口、SIM卡接口、RF射频端子、SCART接口、SPDIF数字音频接口、DisplayPort接口和光口。常用的数据协议接口主要有SPI、UART、LVDS、RS485、CAN总线、V-by-One数字接口、LCD接口、Camera接口、I2C和I2S。根据用户所需要接口的种类及数量去综合选定设计方案。用户接口在选型时需要考虑日常使用对端口的反复插拔，在前期需求分析选定接口的型号时就需要考虑接口可能的失效模式并在后期的产品中对接口进行插拔试验。例如，小米TV的各用户接口都进[2]行了一系列的插拔试验和按压测试，测试数据如表1-1所示。表1-1 小米TV用户接口插拔试验和按压测试数据

如果硬件系统的供电采用内置开关电源板的形式，需要确认是采用三口插头还是两口插头。如果采用外置电源电压器的形式，需要确认变压器和硬件系统的接口形式，如不同直径的DC Power Jack端子、DB器具插座、工业上用的凤凰端子、20+4pin供电接口、小4pin供电接口、4+4pin或8pin供电接口、6pin PCI-E显卡供电接口、6+2pin PCI-E显卡供电接口、大4pin D型供电接口、小4pin D型供电接口、SATA 15pin供电接口和SATA 5pin供电转接口等。

不同的设备有不同的开关按键，需要根据各行业的行业要求来选型。当有多个开关或按键时，可以尽量采用相同规格的按键，便于物料管理和成本控制。例如，苹果公司的iPhone系列、iTouch系列、iPad系列的Home键都采用了同一颗物料。目前常用的开关和按键有按键开关、轻触开关、防水轻触开关、带灯轻触开关、滑动开关、微动开关、限位开关、船型开关、拨动开关、叶片/复位开关、直键开关、拨轮/五项开关、按钮开关和钮子开关等。对于电源及数据收发的LED指示灯，需要在需求分析阶段明确。SMD形式的LED便于PCB贴片加工，但是需要采用导光柱，增加了结构设计的成本；DIP直插形式的LED不能进行PCB贴片，需要人工焊接，增加了PCB加工费用，但是不需要导光柱，减少了结构设计部分的成本。采用何种LED指示方式需要根据客户需求确定，LED指示灯的位置摆放需要硬件工程师、ID及结构工程师反复迭代，并最终经客户确认。

设备有屏幕显示需求的，需要确认屏幕的种类，根据材料及显示原理主要有CRT、LCD、LED和OLED等。对于有触摸屏需求的客户，需要采用触控类的屏幕，它根据实现原理的不同分为电阻屏和电容屏。拥有显示领域高端技术的厂家主要有Samsung、LG、Sharp、AUO（友达光电）、CMO（奇美）、中华映管、Innolux Display Group（群创光电）和京东方等。

1.4 功耗要求

功耗指设备单位时间内所消耗的能源的数量。功耗要求是硬件系统电路设计中功率分配的依据，需要计算每一部分功率电路的最大功率，根据每一部分电路的不同功率需求进行电源架构设计及相应的电源元器件选型。

在硬件系统设计中，常用的几种功耗模式有热设计功耗（Thermal Design Power，TDP）、处理器满负荷运行下的最大功耗、待机功耗和关机功耗等。

TDP是反应处理器热量释放的指标，它的含义是当处理器最大负荷工作时释放出的热量，单位为瓦（W）。CPU的TDP功耗并不是CPU的真正功耗，TDP是指CPU电流热效应及其他形式产生的热能都以热能的形式释放。CPU的TDP功耗小于CPU的工作功耗，TDP是对散热系统提出的要求，要求散热系统能够把CPU发出的热量散掉，TDP功耗值是硬件系统热设计中必须能够驱散的最大总热量。

CPU的功率（W）=电流（A）×电压（V），CPU的功耗等于流经处理器的核心电流值与该处理器上的核心电压值的乘积。CPU的功耗是对PCB供电系统提出的要求，要求PCB的相应供电系统能够提供CPU工作时所需要的电压和电流。

待机模式（Standby Mode）指产品连接到主电源上，依靠主电源输入来进行潜在的工作，仅提供重新启动或执行显示的功能，并能够持续一段不确定时间的工作模式。欧盟等组织针对产品待机功耗制定了种种规范。2005年，欧盟要求额定输出功率为0.3～50W的无负载待机功率损耗为0.3W，额定输出功率为15～70W的无负载待机功率损耗为0.75W。为了满足欧盟等组织针对产品功耗制定的规范，采用让开关电源在负载很小或空载处于待机状态时能够以较低开关频率操作的一系列新技术应运而生。例如，TI提供的UCC28600电源方案，在30％～100％输出功率段，采用准谐振零电压和固定频率不连续模式相结合的电源控制方式，使工作效率达到85％以上；在10％～30％输出功率段，采用固定峰值电流关断时间调制模式的电源控制方式，使电源的动态负载响应和低功率段转换效率都得到极大的改善；在低于10％输出功率段，采用跳脉冲的待机控制模式，使待机功耗低至150mW。

关机模式（Off Mode）指产品连接到主电源上，但是不提供任何一种功能。

当进行硬件系统的电源系统设计时，需要考虑各芯片最大负荷时消耗的功率，并预留一定的电源设计冗余（一般预留20％冗余）。[3]Freescale P2020功率消耗情况如表1-2所示。表1-2 P2020 Core Power Consumption

1.5 成本要求

硬件系统的成本分析是需求分析中至关重要的一部分，“Cost Down”是硬件工程师在产品需求满足客户需求前提下的重要工作内容。生产产品的目的是获取最大的利润，硬件工程师在设计方案选型及系统设计的过程中，要保证每个元器件发挥最大的作用，避免无效元件存在，充分考虑所设计的硬件系统的安全性与冗余度，保证BOM（Bill of Material）价较低。

根据客户的需求，选定产品设计的总体方案，再根据硬件系统要完成的各部分功能进行各部分电路的详细设计。对于BOM物料的选型是一项烦琐的工作，物料既要满足设计的电气参数性能要求，还要保证所选型的物料价格最优，供应商能够在有效的时间内供货，保证物料量产的需求。一般对于同一类别的元器件，都是由多家芯片制造商或代理商统一报价，再在供应商规模、技术支持程度和物料实验验证等基础上综合考虑来确定最终的供货商的。在元器件性能满足要求的条件下，遵循价格最优的原则。

单从产品硬件系统的角度考虑，硬件系统设计中需要考虑的成本主要有设计开发的人力成本、制造加工的人力成本、加工设备和厂房的折旧费用、市场推广或客户接洽成本、前期硬件系统研发的费用、硬件系统BOM成本、硬件系统测试及认证费用和产品硬件系统后期维护成本。从硬件工程师的角色来说，需要把控硬件系统的BOM成本。硬件系统的BOM成本包含IC元器件、板级连接线、连接器和PCB空板等。各个物料的选型需要根据硬件系统的性能级别及客户的要求来选定，硬件系统工作的环境越恶劣，相应的元器件价格越高；硬件系统的数据处理速度越快、精度越高，相应的元器件价格越高，各器件需要按需确定。

1.6 IP和NEMA防护等级要求

IP（Ingress Protection）防护等级系统是由IEC（International Electrotechnical Commission）起草，将电器依其防尘防湿气特性加以分级的。IP防护等级由两个数字组成，第一个数字表示电器防尘、防止外物侵入的等级，第二个数字表示电器防湿气、防水侵入的密闭程度，数字越大表示其防护等级越高。对外壳的防护等级需要遵循GB 4208-2008/IEC 60529：2001。

NEMA（National Electrical Manufactures Association）防护等级是美国电气制造商协会工业控制装置和系统中的外壳防护标准。NEMA的防护标准除了防尘、防水之外，还包括防爆（IP代码只包括防尘和防水）。

对于防护等级有要求的产品，需要硬件工程师与结构工程师反复迭代，确认最终PCB的定位、安装及端子的位置信息。

1.7 需求分析案例

产品的需求分析很多时候需要与客户面对面沟通，初步的需求分析确认后需要双方负责人签字确认，设计开发方会根据初步的需求分析给出正式、详细的需求报告。在确定主设计平台的前提下，只需要确定要实现的功能、性能、用户接口、ID及结构设计即可。

1．需求分析的文档描述

某工控设备的需求分析报告如下所示。

① 处理器采用Freescale P2020E或Atom D2000系列处理平台（要求：双核、宽温、带有加减密处理）。

② 网络接口具有两路Bypass功能的千兆以太网接口，两路普通的千兆以太网接口。

③ SDRAM使用1GB或2GB可调，第一版的设计采用2GByte DDR3 SDRAM。

④ 系统数据的存储使用4GB SLC架构的NAND FLASH存储。

⑤ 产品外形ID设计采用工业灰色调和天蓝色调/紫色基调，需要提供色标的RGB参数；外壳先提供手工外壳，待确定最终外观后，再进行具体设计。

⑥ 指示灯包含电源供电指示灯、Bypass功能指示灯及可编程的指示灯。

⑦ 外围接口有Power接口（带卡扣和螺钉固定，采用凤凰端子）、Console接口、USB接口（两个）、JTAG和RJ45千兆以太网接口。

⑧ 外壳安装采用DIN Rail结构，采用铝板、免风扇设计。

⑨ 电源需要采用冗余设计，供电电压范围为9～36V，电源冗余设计采用温备方式。

⑩ 根据市场的需求，设计低、中、高三种产品的基本方案。对于中、高端产品，MTBF（Mean Time Between Failure）不小于30万小时，需要提供器件使用寿命信息。

⑪ 以太网接口初步采用全电口，采用Intel网络MAC（GB）。

⑫ 需要设置“Reset”按键，用于设备重启。

⑬ 支持系统升级，存储备份区从存储元件专门划出一个扇区，即系统采用一片存储芯片。

⑭ 需要有EEPROM用于存储配置文件。

⑮ 电源AT模式，上电自动运行。

在进行设计之初一般都会经过一系列的需求分析会议，以文档的形式对需求进行逐步拆分，并与客户进行最终确认。以文档的形式对需求进行确认，不仅可以约束设计方与需求方，确定最终的需求，给最终产品或项目的交付提供可靠的依据，还可以避免因需求不确定而产生的设计的反复更改。

2．基于系统框图的需求分析对比

当主设计方案不确定时，需要根据客户需求选择多个设计平台，并对平台的特性参数、外围接口和成本等多个方面进行对比，在满足需求的条件下选出最优方案。Block Diagram对快速掌握设计平台的[4]架构有很大的帮助。BCM7320 Block Diagram如图1-4所示，[5]S5PV210 Block Diagram如图1-5所示。根据Block Diagram对主芯片的特性进行归类分析，确定最适合的设计方案。图1-4 BCM7320 Block Diagram图1-5 S5PV210 Block Diagram

某高清网络视频播放器需求分析报告如表1-3所示。根据不同设计平台的特性参数进行各个方面的对比，如处理性能、器件成本和外围接口等。根据需求，通过对比选定最终合适的设计平台。表1-3 某高清网络视频播放器需求分析报告

表1-3中cost栏所给出的成本是指主芯片的成本；对于硬件系统的BOM成本，需要根据实现系统各部分功能的主芯片估算总成本，并在完成原理图设计后计算准确、详细的硬件BOM成本。

需求分析阶段的工作规划了设计蓝图，明确了工作的内容和目标。前期的需求分析得越充分，产品工程样机的功能、性能越能贴近客户、市场的需求，后期产品的整改就越少，加速了产品上市的时间，节约了时间成本。一个产品开发流程的关键节点与初始关键路径如表1-4所示。表1-4 一个产品开发流程的关键节点与初始关键路径

产品研发的五个阶段是功能手板（WS，Working Sample）、工程样机（ES，Engineering Sample）、试产（PP，Pilot Production）、量产评审（PR，Production Release）和量产（MP，Mass Production）。

WS：利用第一版的PCBA和CNC（Computer Numerical Control）结构件组装出来的产品，用来验证产品的功能性，一般由硬件工程师和结构工程师组装。

ES：利用第二版的PCBA和注塑结构件组装出来的产品，用来验证产品的详细指标和参数，一般由样品组组装完成。

PP：小批量生产，验证工艺可行性，解决所有RD问题，此阶段由生产线组装。

PR：当最后一次PP能够满足设计和生产要求时，我们把这次PP叫作PR。PR是一个标志，是进入MP的阶段性评审，需要由PGM、TE、生产人员和QA共同判定，在产品线最高技术主管确认达到量产条件时，才可以进入MP阶段。没有通过阶段性评审的项目，原则上不允许进入下一个阶段。

MP：量产阶段。

从工作职责来说，RD负责产品设计开发、设计文件编制和物料样品确认；DQA负责研发测试与验证、产品的相关认证及研发过程稽核；NPI负责组织ES审查、ES样品制作和ES总结；PE负责PP审查、PP样品制作和PP总结；测试组负责生产测试和MSA分析等；样品组负责组装ES样品；Sourcing、PMC（Production and Material Control）和PUR（PURchasing Department）负责研发物料的采购、报价、新供方开发、量产物料采购及采购实施等相关事宜；QA负责MP后产品的验证；SQM负责供方品质管理；LC负责理化实验；ALT Lab负责声学实验和可靠性实验；QE负责计量设备管理；GPM（Green Partner Management）负责产品环保管理。

一个获得市场认可的产品是由多个工作性质的人员共同完成的。需求分析涉及的人员很多，不是哪一个特定人员的工作，而应该由研发总监、产品经理、项目经理、系统架构师、硬件工程师、RF工程师、软件工程师、光学工程师、测试工程师和生产部工程师等协作完成。

1.8 本章小结

本章分析了硬件系统设计中常见的需求，从功能需求、整体性能要求、用户接口要求、系统的功耗要求、系统设计的成本要求及系统的防护等级要求入手，对需求分析中的常用需求进行了归类说明，并对每部分的需求列举了需求分析的案例。

第2章 概要设计及开发平台

从概要设计阶段开始，ID及结构设计工程师、软件系统开发工程师和硬件系统开发工程师等开始分头工作，本章只对硬件系统开发的工作内容展开论述。

产品根据研发的性质分为自主设计开发产品、ODM和OEM类产品。

自主设计开发产品是指根据市场的需求，开发出符合消费者需求的产品。随着消费者对产品要求的不断提高、市场竞争越来越激烈，要求设计人员设计出来的产品在外观结构和功能方面有独到之处。在产品的设计过程中要不断优化改进产品，在保证产品质量的前提下尽可能降低产品的成本，使产品达到利润最大化。自主设计开发的产品包括公司自有品牌产品、贴牌产品和定制产品。

OEM原来是指由客户提供所有的技术资料和图纸，制造商仅负责生产的模式。现在所讲的OEM其实已经包含ODM，即客户提供对外观和功能的要求，制造商根据要求进行设计、生产产品。OEM类产品应尽可能按客户的要求设计和生产，只有在客户的要求不合理的情况下，经与客户协商，在得到客户的同意下才能进行进一步的开发设计。OEM类产品只有在得到客户的最终确认，以及本公司能批量生产后才表示整个开发过程完成。

2.1 ID及结构设计

ID工业设计由Industrial Design直译而来，工业设计是一种创造性的活动，其目的是为物品、过程、服务及它们在整个生命周期中构成的系统建立起很多方面的品质。工业设计是使一件产品的功能设计和美学设计相结合，不仅要求满足用户对产品的功能要求，还要实现用户对产品的美观要求。

ID工业设计属于产品外观及属性概念设计，常用的软件有Alias和Rhino。Autodesk Alias Studiotools软件是目前世界上最先进的工业造型设计软件；Rhino是美国Robert McNeel & Assoc开发的运行在PC上的强大的专业3D造型软件，它可以广泛地应用于三维动画制作、工业制造、科学研究及机械设计等领域。此类软件的特点为自由曲面构建，可随设计者的概念自由构建产品的造型曲线，并有着不错的CAM支持能力和彩显能力。

MD（Mechanic Design）结构设计属于产品结构及后端设计，如分件、组装等，常用的3D设计软件为CATIA、Pro-e（最新版为Creo2.0）、UG和Solidworks等，2D结构设计AutoCAD系列软件的应用范围最广。

CATIA（Computer Aided Three-Dimensional Interface Application）是法国达索（Dassault System）公司的产品开发旗舰解决方案，是CAD/CAE/CAM一体化设计软件。CATIA源于航空航天工业，是业界无可争辩的领袖，它以其精确安全和可靠性满足商业、防御、航空航天、汽车工业、造船工业、厂房设计、加工和装配、消费品等领域各种应用的需要；作为PLM协同解决方案的一个重要组成部分，它可以帮助制造厂商设计他们未来的产品，并支持从项目前阶段、具体的设计、分析、模拟、组装到维护在内的全部工业设计流程。

Pro/Engineer是PTC（美国参数技术公司）旗下的CAD/CAM/CAE一体化的三维软件，该软件以参数化著称，是参数化技术的最早应用者，在目前的三维造型软件领域中占有重要地位，作为当今世界机械CAD/CAE/CAM领域的新标准而得到业界的认可和推广。

UG（Unigraphics NX）是Siemens PLM Software公司出品的一个产品工程解决方案，它为用户的产品设计及加工过程提供了数字化造型和验证手段，是一个交互式CAD/CAM系统，可以轻松实现各种复杂实体及造型的构建。

SolidWorks为达索系统（Dassault Systemes S.A）下的子公司，成立于1993年，由PTC公司的技术副总裁与CV公司的副总裁发起，SolidWorks软件是世界上第一个基于Windows开发的三维CAD系统。由于技术创新符合CAD技术的发展潮流和趋势，因此SolidWorks公司在两年间成为CAD/CAM产业中获利最高的公司。

AutoCAD（Auto Computer Aided Design）是Autodesk（欧特克）公司于1982年开发的自动计算机辅助设计软件，用于二维绘图、详细绘制、设计文档和基本三维设计，现已成为国际上广为流行的绘图工具。

此类软件因为必须有严谨的尺寸限制，所以必须与后端的制造相配合；此类软件还具备实体建构（负荷后端制造原理）加上曲面建构（辅助造型建构）的特性，都注重精确的设计和格式。

作为一名结构工程师，需要具备的知识点有结构设计、模具和注塑、常用的材料（塑胶和五金）、二次处理、生产装配、相关的产品知识和品质知识等。ID及结构设计的流程如表2-1所示。表2-1 ID及结构设计的流程

常用的塑料种类有ABS、AS、PC、PMMA、PS、HIPS、PP、POM和PA等；常用的透明塑料有PC、PMMA、PS、AS、PP和透明ABS等。高档电子产品的外壳通常采用ABS+PC；显示屏采用PC，如采用PMMA则需进行表面硬化处理；日常生活中使用的中低档电子产品大多使用HIPS和ABS做外壳。对于塑胶件，设计时应尽可能做到一次性成功，对于设计某些难以保证的地方，考虑到修模时给模具加料难、去料易，可预先给塑料件保留一定的间隙。

常用的表面处理技术有电镀、喷涂、丝印、移印。ABS、HIPS、PC料都有较好的表面处理效果，而PP料的表面处理性能较差，通常要做预处理工艺。近几年发展起来的先进制造技术有模内转印技术（IMD）、注塑成型表面装饰技术（IML）和魔术镜（HALF MIRROR）制造技术。IMD膜片的基材多数为剥离性强的PET，而IML膜片多为PC；IMD注塑时只是膜片上的油墨与树脂结合，而IML是整个膜片覆在树脂上；IMD是通过送膜器自动传送定位，而IML是通过人工操作。

2.2 软件系统开发

软件与硬件的完美结合，带给了人们对产品的美好体验。硬件是软件的底层基础，是软件能够运行指令的平台，软件的指令相对于硬件自身而言是相应的组合逻辑和时序逻辑。软件实现了具体的功能，不同的行业软件有对应的不同功能，是用户需求的体现。硬件是固定的基础，而软件则灵活多变，能够对复杂的逻辑进行有效的逻辑处理。硬件系统是软件能够运行的前提，软件赋予硬件生命，使硬件丰富多彩，软件与硬件彼此在自己的领域完成自己的使命，彼此成就对方，呈现出系统的智能，达到了完美的结合。

确定硬件开发平台后，就可以着手软件的开发了。目前广泛应用的操作系统有Windows平台（XP、Win7、Win8和WP7等）、Linux平台（Fedora、Ubuntu、CentOS、Debian、Redhat和OpenSUSE等）、Android、iOS、Mac OS、Unix、VxWorks、uC/OSII、MQX、eCos。广泛应用的编程语言有汇编语言、Basic、Pascal、C语言、C++语言、C#、JAVA、Forth、Delphi、Lisp、Python、Lua、SQL和PHP等。在产品的开发过程中，需要根据客户产品的需要、产品所属领域来确定产品软件开发的操作系统平台和相应的编程语言。从目前智能手机的格局看，iOS、Android、WP三分天下；Android平台几乎占据了Smart TV的江山；Windows平台占据了桌面操作系统的霸主地位；因Linux的开源和免费特性，其在嵌入式产品领域得到了相当广泛的应用。

软件系统的开发根据开发的层面和开发环境的需求，可以大致分为无操作系统的软件开发和有操作系统的软件开发。

2.2.1 无操作系统的软件开发

无操作系统的软件开发一般是单片机层面的软件系统开发。单片机是具备一些特殊功能的集成芯片，它的功能实现需要将要完成的逻辑功能用单片机能够看懂的语言描述给它。描述的过程就是编程控制芯片各个引脚在恰当的时间输出相应的电平值（输出高电平或低电平），进而控制与单片机相连的外围电路的电气状态。对于单片机的开发，可以选择汇编语言和C语言。随着芯片制造工艺的不断提升，芯片的性能正逐步增强，从编程的便利性、代码的可移植性和代码的可读性等综合考虑，目前用C语言进行单片机软件系统的开发应用越来越广泛。

常用的单片机按照公司的系列分类主要有C8051、凌阳系列、STC、AVR、PIC、MSP430、TI CC25**系列Soc无线单片机、Freescale系列及ARM（无操作系统时）；按照位数分为8位、16位和32位；MSP430在低功耗要求的产品中得到了广泛应用；Freescale在稳定性有严格要求的应用中得到了广泛应用，例如，在遵循国家电网公司企业标准《电力用户用电信息采集系统型式规范第二部分：集中器型式规范》Q/GDW 375.2—2012和《电力用户用电信息采集系统技术规范第二部分：集中抄表终端技术规范》Q/GDW 374.2—2012的电力系统集中器的设计方案中，Freescale系列单片机得到了广泛应用。每类单片机都有其对应的开发环境，其中Keil、IAR Embedded Workbench开发环境的应用最为广泛，Keil的开发环境界面如图2-1所示，IAR的开发环境界面如图2-2所示。图2-1 Keil的开发环境界面图2-2 IAR的开发环境界面

根据需求分析确定硬件系统设计所采用的主设计方案，根据需求选定单片机开发方案后，需要根据产品所属领域、硬件系统的功能、性能和用户接口等进行单片机电路的总体设计和详细设计。单片机的工作流程是根据所要实现的功能编写一系列有序的组合逻辑，就如同我们要给别人传递信息，我们所说的、所写的都要是别人能够明白的语言或文字，别人才可以明白其意思一样，对单片机来说，单片机有单片机界的语言，单片机能够识别并按照其工作的语言是机器语言，对于我们而言机器语言晦涩难懂。为了将我们的思路、我们想要单片机工作的流程传递给单片机，需要进行编辑、翻译，这个工作就落在编译器身上了，像Keil、IAR这类的开发环境所承担的工作任务都必须包含语言编辑的功能、语言语法的差错功能、翻译功能（即编译）、逻辑综合能力（需要将多部分的逻辑指令综合起来考虑）。单片机的编程就是通过定义其内部资源来操作外围电路，使各个模块进行协调有序的工作。程序不是从上到下以固定顺序编写的，而是依据我们的思路，需要什么函数就定义什么函数，需要什么变量就定义什么变量，思路清晰，布局合理。编写程序就是一个不断丰富程序功能，不断修改程序各个模块，最终达到对内外部资源的合理调度完成任务的过程。编写程序时，可采用模块化编程，即把要完成的事情分成几个模块，把这几个模块分别写成子函数，需要的时候在不同的子函数和主函数中调用就可以了；通过合理的调用分配，使程序最终形成一个环，不断地循环来执行定义的指令。

单片机软件系统的开发与硬件密切相关，单片机的程序的任务是在完成组合逻辑的过程中，控制与自己相连接的外围电路的工作，根据输入信号判断逻辑工作状态，做出不同的逻辑响应并输出相对应的逻辑输出。从术语上来讲，单片机程序开发执行的四个步骤是编辑、编译、链接和执行。编辑的过程就是用我们能够懂的语言，如C语言，编写逻辑指令，我们编写的逻辑指令称为源代码。在单片机的软件开发过程中，对于一个复杂的、大的软件系统，一般开始时无从下手，我们可以对要实现的功能进行模块划分，每一个要实现的功能都有一个对应的代码模块相对应；可以把通用的一些函数写成头文件的形式，供所有用到该代码模块的函数模块调用；对于功能模块单独用到的一些函数，可以单独定义成功能模块头文件。在编辑的过程中，对单片机来说，需要首先初始化单片机的公共资源，而后针对要实现的功能，在已初始化单片机寄存器、已定义变量的基础上根据要实现的功能及代码模块不断添加要初始化的寄存器变量和按需定义的数据类型等。需要什么资源，在单片机许可的范围内就可以定义什么资源，并定义相对应的变量来使用它。在main的入口开始，不断地丰富逻辑组合，一个代码模块一个代码模块地完成，用函数来实现不同功能模块的出入口，在集成开发环境的帮助下，就可以逐步地完成源代码的编写。编译器可以将源代码转换成机器语言，在编译过程中，会找出错误并给出错误报告。编译器能够找出程序中很多无效或无法识别的错误及结构错误，从而保证我们给单片机下发的指令都是编译器能够翻译的，进而使单片机能够识别、执行相应的指令。开发环境中的链接器会将源代码文件中由编译器产生的各种模块组合起来，再从代码提供的程序库中添加必要的代码模块，将它们组合成一个可执行的文件。在开发环境中完成编译后，就需要单片机来读并执行我们所要求的指令。

对于一个复杂的单片机软件系统，在读别人的源码时，需要先弄明白单片机软件系统的结构框图，弄清楚软件系统的输入/输出信号及各部分子功能的工作逻辑状态，再逐步读各个子功能工作流程的逻辑代码并弄清楚各子功能模块之间的输入/输出接口。任何软件系统都只有一个main函数，阅读代码时，先从main函数入手，再逐步切入，层层剥皮。

2.2.2 有操作系统的软件开发

操作系统（Operation Systems，OS）是一个软件系统，使计算机变得好用（将人类从烦琐、复杂的对机器掌控的任务中解脱出来），使计算机运作变得有序（操作系统掌控计算机上的所有事情）。操作系统是掌控计算机上所有事情的软件系统，操作系统的功能包括：替用户及其应用管理计算机上的软、硬件资源；保证计算机资源的公平竞争和使用；防止对计算机资源的非法侵占和使用；保证操作系统自身正常运转。

操作系统的设计就是将方方面面的技术和设计有机合并起来，构建一个掌控整个计算机的巨无霸软件系统。操作系统经历了状态机操作系统（1940年以前）、单一操作员和单一控制端操作系统（20世纪40年代）、批处理操作系统（20世纪50年代，代表：IBM的FORTRAN监视系统FMS、IBSYS，密歇根大学的UMES）、多道批处理操作系统（20世纪60年代，经典代表：IBM OS/360）、分时操作系统（20世纪70年代，代表：MULTICS操作系统）、实时操作系统（商业代表有：VxWorks和EMC的DART系统）、现代操作系统（1980年以后）。

嵌入式系统是以应用为中心，以计算机技术为基础，软、硬件可裁剪，功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统开发具备系统内核小、专用性强、系统精简、系统软件的实时性强、软件开发走向标准化、与应用有机结合、程序一般都固化在存储器中等特点。

按照程序开发的层面及公司所提供的工作岗位，嵌入式软件开发工程师一般分为应用软件工程师、内核开发工程师和驱动开发工程师。在操作系统的基础上，应用软件工程师看到的是一个没有硬件的纯粹的软件世界；内核开发工程师一般负责操作系统的裁剪、移植等与操作系统相关的开发工作；驱动开发工程师与底层硬件接口直接打交道，与上层应用开发接口直接打交道，驱动沟通着硬件开发和应用软件开发，在有操作系统的情况下，驱动的架构都是由相应的操作系统定义的，驱动开发工程师需要按照相应的架构设计驱动，再整合入操作系统的内核，可见，驱动开发工程师起到了硬件工程师和应用软件开发工程师之间的桥梁和纽带作用。

用C#、Java、Python等语言在上位机桌面操作系统上进行的开发和在嵌入式系统iOS、Android、Linux、MQX等上进行的功能开发都属于应用程序的开发；为一个新开发的硬件系统编写相对应的驱动程序，并良好地融入内核来驱动设备完成相应的功能属于驱动程序的开发；操作系统是应用程序和驱动程序得以运行的关键，根据产品的需求对操作系统进行裁剪、移植是内核开发工程师的工作职责。Linux是一套免费使用和自由传播的符合POSIX标准的类Unix操作系统，是一个基于POSIX和Unix的多用户、多任务、支持多线程和多CPU的操作系统。这个系统由世界各地的成千上万的程序员设计和实现，其目的是建立不受任何商品化软件版权制约的、全世界都能自由使用的Unix兼容产品。Linux由于具有内核强大且稳定，易于扩展和裁剪，丰富的硬件支持等诸多优点，在嵌入式系统中得到了广泛的应用。本节以ARM平台Linux软件开发为例简要说明带操作系统的嵌入式软件开发的流程。

1．开发环境搭建

对于嵌入式Linux的开发，我们开发的设备称为目标机，搭建开发环境的平台称为宿主机。对于搭建开发环境，可以在现有操作系统的基础上装Linux系统，也可以在虚拟机下装一个Linux开发环境，相比而言，在虚拟机下的开发环境更加方便、便利。在该例中，虚拟机软件采用Oracle VM VirtualBox，Linux采用Ubuntu-12.04.2-desktop-i386。

在Linux平台下，编译内核、Bootloader、Qtopia图形界面及应用程序，均需要交叉编译工具链，该例采用arm-linux-gcc-4.4.3.tar.gz。为便于Windows与Linux系统的资源共享，需要在开发目标机和宿主机上安装NFS服务器，配置samba服务器和设置ftp。Linux下的开发应用较普遍的是vim编辑器，vim默认的配置使用起来不方便，不能让人满意，因此需要用户自己来配置，这里安装并配置ctags和cscope（ctags和cscope能大大提高编辑和阅读代码的便利性）。

2．Bootloader移植

Bootloader是在操作系统内核运行之前运行的一段引导程序，用来完成整个Linux系统的加载启动任务。系统在上电或复位时从地址0x00000000处开始执行，在这个地址上设定的是系统的Bootloader。Bootloader的功能类似于BIOS，通过Bootloader可以初始化硬件设备、建立内存空间的映射图，从而将系统的软、硬件带到一个合适的环境状态，以便为最终调用操作系统内核准备好正确的环境。u-boot是德国DENX小组开发的用于多种嵌入式CPU的Bootloader程序，它不仅支持嵌入式Linux系统的引导，当前它还支持NetBSD、VxWorks、QNX、RTEMS、ARTOS和LynxOS嵌入式操作系统。u-boot支持的处理器包含MIPS、x86、ARM、NIOS、XScale、PowerPC系列，应用非常广泛，该例中用到的u-boot版本是u-boot-2009。

3．驱动程序和Linux内核的移植

驱动针对的对象是存储器和外设（包括CPU内部集成的存储器和外设），Linux下的驱动分为3个基础大类：字符设备驱动、快设备驱动和网络设备驱动。该例中采用的Linux版本号为2.6.32.2。

4．文件系统移植

嵌入式系统的文件系统主要有Ext2/Ext3、Romfs、Ramdisk、Cramfs、Jffs/Jffs2、Tmpfs和YAFFS/YAFFS2。YAFFS（Yet Another Flash File System）文件系统是专门针对NAND闪存设计的嵌入式文件系统，目前有YAFFS和YAFFS2两个版本，两个版本的主要区别之一在于YAFFS2能够更好地支持大容量的NAND FLASH芯片。在该例的文件系统中，采用的是YAFSS2文件系统。

5．应用程序开发

嵌入式应用程序是为了完成某项或某几项特定的任务而被开发的运行于特定的操作系统上的程序，需要根据客户的需求开发相应的应用程序。该例的应用程序能够自适应地从2个DB9串口、USB接口读取不同外部设备传递过来的信息，并通过RJ45以太网接口，以Socket包的形式发送到上位机服务器。

2.2.3 软件开发的一般流程

软件系统开发的流程大致可分为需求分析、总体设计、概要设计、详细设计阶段、编码阶段、测试阶段和发布阶段7个阶段。软件系统开发流程如图2-3所示。SPP（Software Project Planning）指计划策划，计划策划的核心是工作量估算；SQA（Software Quality Assurance）指软件质量保证；SCM（Software Configuration Management）指软件配置管理，是所有活动的基础，一切制品必须放入配置库，主要解决版本和变更；SPTO（Software Project Tracking and Oversight）指软件项目跟踪与监控。图2-3 软件系统开发流程

1．需求分析

需求分析需要明确要开发系统的功能，系统由哪几个大功能模块组成，大功能模块有哪些小功能模块。在需求分析阶段会对前期的需求进行归纳整理并给出软件系统设计的可行性分析。在这个阶段会出一个软件需求说明书SRS（Software Requirements Specification）。

2．总体设计

在这个阶段会给出软件总体结构图，对软件功能模块进行划分并对主要模块功能进行描述。总体设计说明系统主要的输入/输出项目、处理的功能性能要求，简要地说明系统的运行环境，说明系统的基本设计概念和处理流程（尽量使用图表形式）。在总体设计时，一般用一览表及框图的形式说明系统元素（各层模块、子程序、公用程序）的划分，扼要地说明各个系统元素的标识符功能，分层次地给出各元素之间的控制与被控制关系。在这个阶段会出一个软件总体设计说明书GD（General Design）。

3．概要设计

概要设计将系统功能模块初步划分，并给出合理的研发流程和资源要求。概要设计主要有接口设计、运行模块设计、系统数据结构设计及系统出错处理设计。接口设计包括用户接口、外部接口及内部接口的设计。用户接口说明将向用户提供的命令和它们的语法结构，以及软件的回答信息；外部接口说明系统同外界的所有接口的安排，包括软件与硬件之间的接口、系统与各支持软件之间的接口关系；内部接口说明本系统之内的各个系统元素之间的接口安排。运行模块设计包含运行模块之间的组合逻辑关系，外界对系统控制的方法和步骤，以及每回总运行模块组合占用各种资源的时间。在概要设计阶段就需要确认系统数据的结构，并设计系统数据出错时的处理机制。在概要设计阶段输出的文档有概要设计说明书HLD（High Level Design）、数据流图DFD（Data Flow Diagram）及用户界面UI（User Interface）。

4．详细设计阶段

详细设计应把具体的模块以最简洁的方式（黑箱结构）提供给编码者，使得系统的模块化达到最大。一份好的详细设计说明书，可以使编码的复杂性减到最低，严格地讲，详细设计说明书应把每个函数的每个参数的定义都精精细细地提供出来，一个大型的软件系统在完成详细设计说明书时，就可以说一个项目完成了一半。在这个阶段输出的文件是详细设计说明书DD（Detailed Design）。

5．编码阶段

在规范化的研发流程中，编码工作在整个项目流程里最多不会超过1/2，通常需要花费1/3的时间，前期需求分析、概要设计、详细设计完成得好，编码效率就会高。在编码过程中，不同模块之间的进度协调和协作是很重要的，编码时的相互沟通和应急的解决方法都是相当重要的，bug永远存在，程序的完善是一个不断修复bug的过程。在这个阶段输出的文件有测试用例（Test Case）、源代码（Coding）和单元测试报告（UT Test Result）。

6．测试阶段

测试的方法有很多，按照测试的输入范围，可以分为抽样测试和全覆盖测试；按照测试条件，可以分为正常情况测试和异常情况测试；按照测试范围，可以分为模块测试和整体联调；按照测试执行方，可以分为内部测试和外部测试。测试是软件系统开发中一个相当重要的步骤，需要花费相当长的时间。在这个阶段输出的文件有测试用例（Test Case）和测试报告（Test Result）。

7．发布阶段

软件系统开发完成，发布软件的正式版本。在这个阶段输出的文件有下发通知单、软件下发说明和测试报告（Test Report）。

2.3 硬件系统概要设计

硬件系统概要设计的主要任务是根据需求分析，选定硬件系统设计的核心芯片，设计系统架构框图、关键链路连接图和时钟分配框图等，并根据各部分功能电路的功耗情况，制定电源设计总体方案。

在概要设计阶段要对设计过程中的信号完整性（SI）、电源完整性（PI）、EMC/EMI的可行性、结构与散热设计的可行性、工艺的可行性、测试的可行性等环节做初步的分析。需求分析得越充分，设计的系统框图及关键电路就越接近实际的需求。在概要设计阶段，对硬件系统中的信号及供电电源进行分类，分析其中的高速信号可能带来的信号完整性问题、电源完整性问题和EMC/EMI问题，能有效地对系统进行因高速电路问题所带来的实效模式分析。对结构与散热设计的可行性分析，能够使结构的设计既满足对产品ID设计的美观需求，又满足功能与性能的需求，使产品的外观设计、接口设计在日常的使用过程中更贴近实际应用的需求。对结构与散热设计的可行性进行分析，能够明确硬件系统各部分的散热情况及硬件系统整体的散热情况，根据各个部分的情况，采取有效的结构设计，消除因部件发热带来的隐患。对工艺进行可行性分析，是使设计的产品能够量产的必备条件，对工艺可行性分析得越透彻，产品量产时的良率就越高。为了验证设计系统的功能与性能是否满足需求，需要对系统进行有效的测试验证，测试的可行性分析为验证设计的系统满足要求的必备前提。

需求分析的目标是选定一套符合要求的最佳设计方案，确定硬件系统设计的关键器件及总体设计架构，概要设计是在关键器件及总体设计架构的基础上进一步的细化。在概要设计阶段，对各个部分进行可行性分析，如果发现某些方面不可行或存在缺陷，需要反馈给上层开发者，并重新进行需求分析，商讨可行的方案或改进设计方案。需求分析和概要设计阶段是螺旋前进并不断反复迭代的过程。[6]

系统的信号完整性问题可以归结为5大类：①单网络问题，主要研究单根走线信号的时序、幅度和相位等，引起单根网络信号完整性问题的主要根源是信号的反射问题；②多网络之间的问题，主要研究的是相邻信号（同平面走线、不同平面走线）之间串扰耦合的影响；③信号时序问题，主要研究的是对信号采样的建立时间和保持时间的最大余量设计；④电源完整性问题，主要设计到同步开关输出（SSO）、同步开关噪声（SSN）、因平面谐振引起的电源/地反弹（Ground Bounce）；⑤电磁兼容与电磁干扰问题，主要研究PCB的近场辐射特性与远程辐射特性。

2.3.1 信号完整性的可行性分析

信号完整性的可行性分析，用来评估所设计的硬件系统中围绕主芯片所需要额外关注并特殊处理的高速信号的信号完整性问题。目前普遍采用传输线理论对板级信号完整性进行分析。采用传输线理论，借助于仿真工具，对第3维度上均匀延展的结构进行仿真分析，是目前确实可行，行之有效的分析方法。

信号完整性设计，是指设计的系统在信号传输的过程中能够保持信号的时域特性和频域特性，信号从发送端到接收端能够保持正确的时序、幅度及相位等电气参数。时域分析从时间和信号波形来观察结果，它研究电源和信号实际的波形，与激励信号有关，适用于观测系统的有源、非线性特性。时域分析的优点是直观，有明确的SPEC，如Ripple和Transient等指标供参考；缺点是不容易发现和解决问题，IC器件的电流激励波形难以得到，测量容易受外部噪声的干扰。频域分析会从不同频率和对应的阻抗值来观察结果，它研究的是物理结构本身随频率变化的特性，与激励信号无关，适用于无源、线性、时不变系统。频域分析比时域分析更容易定位和解决问题，容易进行频域仿真，能够清晰地分析Board Package和Die等各部分对系统性能的贡献，不受外部噪声的干扰。

根据需求分析，确定系统的整体设计方案后，硬件系统开发的主芯片也就确定了，主芯片的确定也就确定了硬件系统开发的主平台。根据主IC的Datasheet及总体设计架构，可以确认所开发的硬件系统中各个功能部分信号的类型和速率，一般从IC代理商手里可以拿到的资料有：IC器件的Datasheet、器件的应用手册、参考设计及Design Guide指南、仿真模型（SPICE、IBIS、S参数）等。如图2-4所示为Samsung公司提供的S3C2416开发支持包，包含S3C2416及外围器件的Datasheet、Demo板原理图和PCB板图、设计指导和软件BSP包等。图2-4 Samsung公司提供的S3C2416开发支持包

在这些资料的基础上，与结构工程师一起确认硬件系统的外形尺寸，大体估算一下电路板的尺寸大小，根据电路的功能模块及主IC的引脚状态，在成本的制约和信号质量等综合因素下确定PCB所需的层数。根据Design Guide要求选定板材的材质（一般都会有Design Guide，在没有的情况下可以根据主IC运行的频率选定板材，通常情况下，FR4是常用的板材），确定信号完整性分析的基质即确定了信号完整性分析所需要的板材的介电常数。根据主芯片及各个功能模块，对信号进行分类处理，一般需要进行特殊处理的信号类型有DDR*类信号、高速差分互连信号、高速或特殊接口信号等。

信号完整性可行性分析，需要评估在目前的工艺条件下，是否能够满足主平台各部分电路运行的条件。随着EDA技术的飞速发展，借助于信号完整性仿真工具，能够在制板前对原理图及PCB进行有效的原理性分析及板级工作状态的分析，以提高一次性设计成功的概率。仿真的分析需要借助于成熟的仿真软件及仿真模型，就如同枪需要子弹才可以发挥威力，各类食物的原料需要厨具的烹调才可口美味一样，精确的仿真模型和成熟稳定的商业软件是在制板、加工前有效、准确模拟系统特性的基础。很多人常常会问：仿真准确吗？仿真效果如何？这个关键是要看使用工具的人所具备的系统设计的理论知识和实践经验，就如同子弹打得准不准要看拿枪的人，食物好不好吃要看厨师的烹饪水平一样。商业的仿真软件经过市场的洗礼，运行了这么多年是没有问题的，一般仿真模型都是由各个IC厂家（Spice模型、IBIS模型、IBIS-AMI模型）或端子厂家（S参数模型）提供的，各个厂家有足够的财力和技术实力来保证模型的准确性，自己只需要去验证就可以了，在此基础上，系统开发者所具备的基础理论知识和实践开发经验越丰富，使用软件仿真分析的各个测试点的结果就越接近实际的运行结果。

因此，在信号完整性可行性分析的过程中，需要确认需要分析的硬件系统中的那些容易出问题的需要额外关注的信号种类；基于工艺、成本及信号性能要求的板层结构的可行性；采用哪些仿真软件进行分析，借助仿真结果改进设计，提升一次性成功的概率；获得所需要的仿真模型（获得仿真模型的途径主要有IC供应商、IC公司网站、IBIS Model Suppliers的http://www.eda.org/ibis/home/models/models.htm等）；结合之前项目积累的信号完整性分析的经验对新项目进行指导并修正等。

信号完整性可行性分析可以分为如下几方面。（1）明确PCB上需要特殊处理的高速信号的种类，并予以归纳分别进行分析。判断信号属于高速信号还是低速信号，不能只看信号工作的频率，信号是否属于高速信号的范畴往往要看信号的有效频率[7]（或称转折频率）F。knee

F=0.3/T（10％～90％），称为信号的3DB带宽；kneer

F=0.5/T（10％～90％），称为信号的5DB带宽。kneer

使用5DB带宽的信号定义时，对设计的要求更严格一些。

在明确了信号的有效频率并计算相应的波长后，就可以根据PCB走线的长度（完成走线前是曼哈顿长度）及波长的长度关系确定是否隶属于要特殊分析的信号种类，一般走线长度L＞1/6有效频率的波长就认为是高速信号。在有测试样板的条件下，可以方便测出信号的10％～90％的上升时间，在没有现成电路的情况下，可以参考时钟信号来确定，假设信号的上升沿时间为信号周期的7％，此时信号的有效频率F约为信号周期频率F的7倍，即F=7*F（对于极kneeclockkneeclock高频信号，频率在1GHz以上的信号，此关系不成立）。对于1GHz以上的信号应当都视为高速信号的范畴，对此频段再区分是高速还是低速信号已没有实际意义。对于SDRAM、DDR1 SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、PCIE、HDMI、Serdes、SGMII和RGMII等信号，统一视为高速信号处理的范畴。（2）搭建SI信号完整性分析的平台，获取高速信号互连的IBIS模型、IBIS-AMI模型和S参数模型等。

目前SI信号完整性仿真分析的平台主要有Cadence Allegro、Allegro Sigrity 16.**（包含Speed2000、Powersi、Powerdc、SystemSI、Broadband SPICE、T2Bspice、OptimizePI）、ANSYS Electromagnetics Suite（包含HFSS、ANSYS Designer、ANSYS Siwave、ANSYS Maxwell、ANSYS Q3D Extractor、ANSYS Simplorer）、Mentor Hyperlynx、Mentor ICX Pro、ADS（Advanced Design System）、AWR Microwave Office和CST等。（3）在原理图设计阶段针对要评测的各个指标进行归类，从理论上进行SI分析指标的评测。（4）PCB布线阶段使用仿真工具量化信号的各项性能指标，如反射、串扰、走线阻抗连续性等参数，从而对PCB Layout进行元器件布局、布线拓扑结构、布线长度、走线过孔数量等的指导。（5）布线结束后，对需要量化分析的信号进行各项性能指标的仿真验证，并分析仿真数据，对于不理想的指标进行合理的修改。

随着现代电子技术的发展，研发工程师不仅需要掌握电路的原理及逻辑功能，还需要具备信号完整性分析的知识，在设计之初进行电路信号完整性的可行性分析。

2.3.2 电源完整性的可行性分析

在目前的电路设计中，往往一块单板涉及多种电源，常见的有5V、3.3V、2.5V、1.8V、1.5V、1.2V、1.0V、0.9V和0.75V等，规格如此之多的电源不可能通过电路板的接口电源直接得到。一般电路板的电源接口仅提供一种或几种电源规格，不可能所有规格的电源全部都通过电路板接口电源提供，而是通过DC/DC、LDO等电源拓扑技术来提供的。

目前电路设计中的电源结构分为集中式电源架构和分布式电源架构。集中式电源架构（Centralized Power Architecture，CPA）是指系统由多个同规格的电源模块分别转换出所需求的电压值，如图2-5所[8]示。对于每一个需求的电压值都需要一个独立的电源模块进行对应，这增加了系统设计的成本和PCB布局时的面积，因此在高速电路设计中一般不采用集中式电源架构。分布式电源架构（Distributed Power Architecture，DPA）采用多级电源转换，先由第一级实现输入端电压（如48V、24V和12V等）到单板中间电源的转换，再由后续级别的电[8]源芯片实现板级所需要的各个级别的电压，如图2-6所示。图2-7所示是一款基于MST6i78的TV电源分配图，充分体现了分布式电源架构的思想。在前期的电源结构设计过程中，需要首先解决电源参数的问题，即实现系统功能的各个功能IC的供电电压及最大工作电流（评估各个芯片的最大功耗），在各个功能芯片Datasheet的Electrical Characteristics的Power Characteristics一栏中可以看到芯片的电压、[3]电流或功率参数（如图2-8所示为P2020的功耗参数），从而可评估出芯片的能耗。根据同一电压等级的各个功能芯片的总的工作电流计算同一电压等级的总的工作电流，从而确定所需要的DC/DC或LDO的性能参数。图2-5 集中式电源架构（CPA）示例图2-6 分布式电源架构示例图2-7 基于MST6i78的TV电源分配图图2-8 Datasheet中的IC的功耗参数

电源能量在电路板上是如何传递的呢？电源能量从电源模块（VRM）出发，经过电源分配网络PDN（Power Distribution Network），到达芯片内的电路。PDN如图2-9所示，PDN系统主要由以下几个部分组成：VRM（Voltage Regulator Module，电源芯片或电源模块）、PCB上的去耦电容、PCB上的供电电源平面和地平面、IC封装内的电容、IC封装内的电源和地平面、Die上的电容。对于整个供电网络来说，每一个部分都起着至关重要的作用。

电源完整性（Power Integrity）简称PI，指的是电源波形的质量。从广义上讲，PI分析隶属于SI研究的范畴之内，电源完整性是信号完整性的基础。PDN在现代电路设计中占有越来越重要的地位。芯片的开关速度越来越快，负载对高频瞬态电流的需求越来越大，芯片的功能与性能不断提升，使得芯片的功耗也随之提升。为了满足对高频瞬态电流的实时响应，为负载提供干净的供电电压，为信号提供低噪声的信号回流路径，使链路上通信的信号频率远离谐振频率，在IC布局的过程中远离谐振频率点的位置，需要进行电源完整性的分析与设计。图2-9 PDN图示

在设计的前期就需要评估电源完整性设计的可行性。例如，如果采用1层或2层PCB进行电路设计，因信号的走线没有一个完整的参考平面，对高速信号的回流会产生很大的影响，所以需要在PCB走线设计时，在走线之间合理的插入GND走线，并在GND走线中以一定的间距合理地打上地孔。如图2-10所示为加强信号回流，在走线之间穿插的地线与电源走线。图2-10 信号走线之间穿插的地线与电源走线

在电路设计中，IC的供电特性正逐步呈现出低电压、大电流的趋势，这一趋势促使电源完整性成为电路设计中所必须要考虑的问题。对电源完整性的可行性分析可分为以下几点。（1）根据BGA引脚的扇出、电源平面与地平面数量确定PCB的叠层结构。电源平面与地平面不仅能够提供电源，还为信号提供回流路径，确定PCB的叠层结构能够确定各个信号层单端走线的特征阻抗和差分走线的差分阻抗。在电源完整可行性分析的前期需要根据成本和设计的要求确定叠层。（2）根据设计的要求，确定去耦电容的类别。根据系统的工作环境和使用寿命等确定PCB上滤波电容的种类，常用的电容有铝电解电容、固态电容、陶瓷电容和钽电容等，电容的分类如图2-11所示。（3）根据PCB上信号的工作频率及PCB的叠层结构确定平面进行谐振分析的频率。平面谐振是能量被夹在两个平行板之间，因原始信号与其反射信号同相而形成的共振腔效应。平面的谐振噪声是电源平面噪声的一个很重要的来源，平面噪声的来源还有VRM噪声、Core/IO跳变产生的噪声、临近电源网络的耦合噪声和其他器件耦合的噪声。[7]（4）确定各个电源平面的目标阻抗。电源平面的目标阻抗为图2-11 电容的分类

式中，ΔV是电源平面电压的波动范围；ΔI是动态电流的波动范围。

电源完整性设计的目标就是使各个电源平面与地平面之间的阻抗低于目标阻抗Z，因此控制电源平面与地平面之间的阻抗是电源完整o性设计的关键。

ΔV可以从器件Datasheet的电气参数一栏得到，ΔI一般取器件最大工作电流的1/2。电源完整性的分析，需要借助电源完整性分析软件，在电源完整性软件中导入PCB（并对PCB的各项参数进行设置，力求使软件中PCB的各项参数与PCB实际工作时的参数一致（参数包含PCB的叠层结构、过孔模型、电容模型、VRM模型、电容的容值、仿真的工作频率和电容的位置等）。电源完整性仿真的结果是频率与目标阻抗的关系，根据仿真的结果，就可以评测电源平面的目标阻抗（如图2-12所示）、电源与地平面的谐振模式等，从而判断去耦电容布局的位置，判断谐振点附近放置去耦电容的种类及数量。图2-12 目标阻抗与频率关系（5）分析直流压降，确定大电流路径。直流压降IR Drop的含义为直流工作时由直流电阻造成的电压降。电源的波动由DC损耗和AC噪声这两部分构成，IR Drop的容限通常为供电电压的5％（或更低），如果总的容限为常数，那么降低了DC损耗将为AC噪声留出更大的设计余量。一般会对需要关注的点进行仿真测试，如图2-13所示，可以检测出IR Drop超标的点。图2-13 IR Drop测试点分析表格

当电流通过一个狭窄区域时，通常会产生较大的电流密度，从而导致PCB的局部温度升高。分析PCB中大电流的路径，在走线路径上加宽PCB走线（电源线走线的最小宽度可以参考Allegro Sigrity中PowerDC的Power line width calculator，如图2-14所示），合理添加走线换层的过孔数量（过孔的通流能力可以参考Saturn PCB Design，如图2-15所示），并在适当的时候合理地采用花焊盘，可有效地提高通流能力与散热速度。电源平面上最大的电流密度区域通常称为电流热点（Hot Spot），这些电流热点有可能导致严重的热可靠性问题，因此在电路设计时，要尽量使板上的电流密度分布均匀，并且最大值2不要超过常用的经验门限（100A/mm）。图2-14 电源线走线的最小宽度计算图2-15 过孔的通流能力计算

2.3.3 EMC的可行性分析

EMC（Electromagnetic Compatibility）即电磁兼容性，指在特定的电磁环境下，电子系统或PCB上的电子元器件之间相互协调有序工作的能力。对于EMC，相应的标准有欧洲的CE认证、美国的FCC认证和中国的3C认证，电子产品在各个区域必须符合相应的认证才可以销售。EMC包含EMI和EMS两项。EMI（Electromagnetic Interface）即电磁干扰，指电子系统或PCB上的电子元器件之间在工作时，产生的不利于其他电子系统或器件的电磁能量。EMS（Electromagnetic Susceptibility）即电磁敏感度，指电子系统或PCB上的电子元器件应能接受其他设备或器件的电磁干扰。

EMC设计的方法可以分为以下四点：接地、滤波、隔离和屏蔽。接地能够有效地将噪声导入GND平面，滤波能够将无效的信号频段滤除，隔离能够阻挡噪声的传导干扰，屏蔽能够有效地阻断噪声的辐射干扰。

在进行产品的EMC可行性分析时，首先要确定产品定位的区域，从而对应其标准进行相应的测试。对于EMC的可行性分析，可以着重从三个方面入手：保护受干扰的群体、切断干扰噪声的传输路径和隔离干扰源。

1．减弱PCB走线与敷铜的天线效应

EMC应用的原理是传输线效应原理和天线原理，可以分为近场辐射分析与远场辐射分析。在高速PCB走线时，对于关键信号的stub走线要尽量减少，既有利于PCB走线上信号的完整性，又有利于减弱PCB走线的天线效应。一般3.125GHz以下不需要关注via stub，对于3.125GHz以上的信号走线，为减小由高速信号过孔产生的stub，一种方法是采用背钻技术（Back Drill），如图2-16所示。图2-16 背钻技术

在高速电路设计中，一般在TOP层和BOTTOM层不走线，为了对PCB的内层信号进行有效的屏蔽并有利于PCB制板的压合工艺，一般在表面进行大面积的敷铜。表层敷铜时，必须充分打地孔，严禁孤立的铜箔出现，可以利用PCB工具查找孤立的铜皮。对于PCB上各个部分的铜皮，建议修成45°角或圆角，如图2-17所示，当表层铜皮接地不充分时，将呈现出天线效应，同时把敷铜的铜皮修成45°角或圆角，有利于减弱铜皮的天线效应，这减少了PCB对外的辐射。同样在PCB走线时也应避免直角走线。图2-17 铜皮修成45°角

2．法拉第电磁屏蔽笼

在PCB的边缘或PCB各个功能模块电路的边缘，每隔1/10波长的距离，打一个与层内GND平面相连接的地孔，为PCB或PCB上的各个功能电路构建一个法拉第电磁屏蔽笼，该屏蔽笼能够起到一定的屏蔽作用。在PCB各层走线时，为了发挥法拉第电磁屏蔽笼的效果，不能走线在屏蔽笼之外。法拉第电磁屏蔽笼在手机主板屏蔽中的应用如图2-18所示。在TOP层或BOTTOM层用宽度为5.08～10.16mm的地线将VIA地孔连接起来，在内层的信号层推荐用0.508～1.016mm的地线将VIA地孔连接起来。当在整个电路板的边缘做法拉第电磁屏蔽笼时，一般不建议将VIA地孔连接成环路；而当用于主板内各个功能模块的屏蔽隔离时常将VIA地孔连接成环路。图2-18 法拉第电磁屏蔽笼在手机主板屏蔽中的应用

3.20H原则（电源层内缩）

可以从近场和远场分析PCB的辐射特性。为减小电路板边缘的辐射，一般在进行多层PCB设计时，电源层相对底层会内缩一定的距离，如果电源层与对应的地层之间的板材厚度是H，那么电源层相对底层内缩的距离就要求为20H。如图2-19所示为当电源层与地层的设计符合20H原则时，电路板边界的辐射电磁能量的70％将被限制在板内，从而有效地减少了电路板对外面的辐射。图2-19 电路板内层电源平面设计的20H原则

4．明确EMC的测试指标[10]

EMI的测试项目包括传导干扰（CE）、辐射干扰（RE）和谐波干扰等；EMS的测试项目包括传导灵敏度（CS）、辐射敏感度（RS）、静电放电（ESD）、浪涌（Surge）和电压跌落测试（DIP）等。

2.3.4 结构与散热设计的可行性分析

当器件工作时，器件功耗的绝大部分能量将以热能的方式散发出去。每个器件都有一个能够稳定工作的温度范围，根据器件工作温度的范围，常见元器件的温度等级有以下三类：商业级温度定额为0～70℃；工业级温度定额为-40～85℃；军品级温度定额为-55～125℃。也有些专用应用范围的芯片有特殊的温度等级，如汽车级（-40～125℃），航天级（-55～125℃且经过辐射测试）等。器件的工作温度范围要求在Datasheet中以结温或壳温定义，一旦超过这个范围，器件的性能就会受到影响。

在结构与散热设计的可行性分析中，在满足结构可装配性的前提下，可以从以下几个方面来考虑：器件自身的功耗情况、器件因自身发热对周围器件的影响和散热通道的处理。

1．器件自身的功耗情况

在结构与热设计可行性分析阶段，需要设计者去评估每个芯片的最大功耗。对于散热的处理目前一般有如下几种方式：利用PCB上的接地焊盘进行散热处理（如图2-20所示）、在结构装配允许的情况下添加额外的散热片（如图2-21所示）、使用散热风扇或散热导管（如图2-22所示）。在使用散热片进行散热时，为减小散热片与芯片外壳之间的热阻，一般会使用导热材料，如硅脂、导热胶、导热垫、相变导热膜和导热双面胶等。图2-20 LED散热焊盘处理图2-21 采用散热片对IC进行散热处理图2-22 散热风扇与散热导管

导热脂（如图2-23所示）通常是指由复合型导热固体填料、高温合成油（基础油如硅油），并加有稳定剂和改性添加剂调配而成的均匀膏状物质，常用的导热脂为白色，也有灰色或金色等颜色。导热颗粒通常采用氧化锌、氧化铝、氮化硼、氧化银、银粉和铜粉等。导热硅脂为最常见的界面导热材料，常采用印刷或点涂方式进行施加；导热硅脂用于散热器和器件之间，散热器采用机械固持，最主要的优点是维修方便，价格便宜；因可以很好地润湿散热器和器件表面，减小接触热阻，所以其导热热阻很小，适合大功率器件的散热；使用时需要印刷或点涂，操作费时，工艺控制要求较高，难度大。图2-23 导热脂

硅脂厚度与热阻、组装压力的关系图如图2-24所示，从图中可以看出，厚度越薄，热阻越小，因此使用时要控制厚度。推荐印刷工装的钢网厚度采用0.08～0.12mm，对于平面度较差的装配，可适当增加钢网的厚度。图2-24 硅脂厚度与热阻、组装压力的关系图导热胶（如图2-25所示）主要由胶黏剂与导热颗粒组成，施加前是膏状混合物，施加后在一定的时间和条件下分子交联固化。常用的导热胶按照胶体类型可以分为环氧树脂系（Epoxy Based）、丙烯酸系（Acrylic Based）和有机硅系（Silicone Based）；按照组分分为单组分图2-25 导热胶和双组分。导热胶的特点是：具有较好的粘结作用，不需机械固持；双组分，但无须混合，一边涂胶，一边涂固化水，具有使用方便，常温固化，固化条件简单、固化速度快等优点；导热系数低（约0.8W/m·K），只适用于小功率器件的散热；导热界面层的厚度一般在4～5mil之间；可返修；对散热器表面状态敏感，表面污染的器件或散热器的结合力弱；现场工艺控制严格，胶层太厚或固化水太多都会影响结合力。Loctite315丙烯酸系导热胶是目前常采用的导热胶。

导热垫（如图2-26所示）主要用于当半导体器件与散热表面之间有较大间隙需要填充，或几个芯片要同时共用散热器或散热底盘时但间隙不一样的场合，或加工公差加大的场合和表面粗糙度较大的场合。由于导热垫的弹性，使得导热垫能减振，防止冲击，且便于安装和拆卸。图2-26 导热垫

相变导热膜（如图2-27所示）的特点是：具有一定的相变温度，一般在40°～70°；使用时需要机械固定，一般需实现5～20psi的界面2压力；热阻最低可以达到0.01℃.In/W，适用于大功率器件的界面导热；材料厚度一般在3～5mil；可分为绝缘型和非绝缘型两大类，绝缘型的可以用于需要绝缘的场所。图2-27 相变导热膜

相变导热膜的优点是：可根据安装环境制备成合适的尺寸，便于安装，效率和利用率高，组装成本较低；多为石蜡及其改性材料，环保无污染，能满足环护要求；具有较低的热阻、相变特性、触变性、优良的润湿性；绝缘特性好，可以适用于有绝缘要求的界面；厚度一定，热阻可控性好。相变导热膜的缺点：无粘结作用、需机械固持；使用过程中需发生相变，方可很好地润湿界面。

导热双面胶带（如图2-28所示）是胶黏剂中的特殊类型，其将添加有导热填料的胶液涂于基材上，形成双面胶带状的界面导热材料。双面胶带可分为溶剂活化型、加热型和压敏型。导热双面胶带绝大部分属于压敏胶粘带。导热双面胶带由压敏胶黏剂、基材、底层处理剂、背面处理剂和隔离纸组成。其特点是：可根据界面形状灵活制备成各种形状；具有较好的粘结力，某些场合下可以取代螺钉固定；导热系数一般较低，多用于小功率器件；操作方便简单。图2-28 导热双面胶带

对于内置外度传感器的高速IC，当PCB上的器件的温度超过其阈值后，会向外输出温度超过阈值的报警信息，在可行性分析阶段，可以将此类芯片归类，统一由主控制器进行监控。

在进行散热可行性分析时，要考虑温度的可测试性，温度的测试分为接触性测试和非接触性测试。接触性测试一般采用差分温度探头，测试时需要搭建温度测试环境，需要将温度探头固定在待测芯片的周边，如图2-29所示，通道2（LED2）用于测试LED灯的底部温度值。非接触性测试一般采用红外探测的方式，较接触性测试方便，但精度不如接触性测试高。图2-29 LED温度测试

2．评估器件的散热对周边器件的影响

在热设计可行性分析的评估中，需要对热源器件，如DC/DC电源模块、LDO电源模块和功率消耗大的IC等进行归类。在进行PCB的布局时，应将此类器件远离对温度敏感的器件，如晶振、时钟芯片、对温度敏感的存储器和Y5V电容等。在进行散热可行性分析时，需要根据产品工作的环境进行器件的选型，系统工作在不同的环境下，对器件的性能要求不同，例如，电容根据器件容值随温度的变化可以分为NPO、X7R、Z5U和Y5V，其容值特性随温度的变化如图2-30所示。图2-30 电容容值特性随温度的变化

3．评估PCB上的散热通道

在前期的热设计可行性分析中，评估PCB上的散热通道主要是为了在PCB满足结构装配性的前提下，在利于PCB整体散热的情况下，把控整个PCB的布局。在明确风道，即PCB的进风口时，需要根据风道确定散热片的摆放位置，在安装散热片时，使散热片的齿型凸起与风向平行；在满足结构装配和PCB功能的需求下，矮个的器件要布置在上风口；冷却风的方向是从进风口到出风口，在进行器件布局时，需要把热量高的器件即热源布置在下风道，如果布置在上风口，则相对于下风口的器件来说，上风口的热源会分给下风口的器件，这不利于散热的处理。

对于系统的热分析，在前期设计时可以采用Flotherm进行建模分析（工作界面如图2-31所示），再根据后期的测试对设计进行优化更改。某无线BTS3812E EBBI基带单板，器件布局如图2-32所示，EBBI单板尺寸为233.35mm×460mm，总热耗为72.2W。使用1个电源模块供电，电源模块热耗为7.23W；单板上的DSP、FPGA和SD6103加装散热器。系统散热风道是从下到上，器件按垂直风道方式排列，以减小各器件之间相互的热影响。基板的仿真测试结果如图2-33所示，仿真测试报告如图2-34所示。图2-31 Flotherm工作界面图3-32 基板的布局图示图2-33 基板的仿真测试结果图2-34 基板的仿真测试报告

综合以上分析，为满足结构与热设计的可行性，需要遵循的基本原则如下。（1）热设计器件布局的基本原则是：发热器件应尽可能分散布置，使得单板表面的热耗均匀，有利于散热；不要使热敏感器件或功耗大的器件彼此靠近放置，使热敏感器件远离高温发热器件，常见的热敏感器件包括晶振、内存和CPU等；要把热敏感元器件安排在最冷区域。对于自然对流冷却设备，如果外壳密封，要把热敏感器件置于底部，其他元器件置于上部；如果外壳不密封，要把热敏感器件置于冷空气的入口处。对于强迫对流冷却设备，可以把热敏感元器件置于气流入口处。布局思路如图2-35所示。图2-35 热设计好的布局思路与不好的布局对比（2）强迫风冷的器件布局原则：参考板内流速分布特点进行器件布局设计，在特定风道内面积较大的单板表面流速不可避免存在不均匀问题，流速大的区域有利于散热，充分考虑这一因素进行布局设计将会使单板获得较优良的散热设计；对于通过PWB散热的器件，由于依靠的是PWB的整体面积来散热，因此即使器件处于局部风速低的区域内，也并不一定会有散热问题，在进行充分热分析验证的基础上，没有必要片面要求单板表面风速均匀；当沿着气流来流方向布置的一系列器件都需要加散热器时，器件应尽量沿着气流方向错列布置，这样可以降低上下游器件相互间的影响，如果无法交错排列，也需要避免将高大的元器件（结构件等）放在高发热元器件的上方，高发热器件布局优化前后对比如图2-36和图2-37所示；对于安装散热器的器件，空气流经该器件时会产生绕流，对该器件两侧的器件会起到换热系数强化作用；对该器件下游的器件，换热系数可能会加强，也可能会减弱，因此对于被散热器遮挡的器件需要进行特别关注；注意单板风阻均匀化的问题，单板上的器件应尽量分散均匀布置，避免沿风道方向留有较大的空域，从而影响单板元器件的整体散热效果。不良的布局与改进后的布局如图2-38和图2-39所示。图2-36 优化布局前图2-37 优化布局后图2-38 不均匀的不良放置图2-39 改进后的均匀布局

2.3.5 测试的可行性分析

为了验证设计的产品是否达到所设计的指标，满足各项功能和性能的要求，需要对设计做可测试性分析，从产品研发的阶段可以分为设计的可测试性验证和量产的可测试性验证。无论是设计的可测试性还是量产的可测试性，都有一个核心的问题，即测试点的问题，如何在设计中放置测试点是测试的可行性分析的基础，如果没有测试点，将给设计的可测试性与量产的可测试性带来很大困难。对测试点需要明确测试点的大小，测试点的间距，测试点的数量等。常用的测试点有独立的测试焊盘、过孔、封装的引脚、走线裸露的小铜皮（加soldermask的走线）等，理论上通孔和焊盘都可以作为测试点，但是专用的测试点优于过孔，过孔优于焊盘。PCB贴装后常用的测试方法[10]有自动光学检查（Automated Optical Inspection，AOI）、自动X光检查（Automated X-ray Inspection，AXI）、飞针测试（Fly Probe）、ICT（In Circuit Test）、FCT（Function Circuit Test）和边界扫描（Boundary Scan）等。需要做的单板内的测试项目有信号完整性测试、信号的时序测试、电源纹波和噪声的测试、强度测试和其他的测试（如高低温测试、老化测试等）。

自动光学检查（Automated Optical Inspection，AOI）与自动X射线检查（Automated X-ray Inspection，AXI）都是光学检测，只是利用的光的频谱特性不同，其原理都是用光学仪器拍摄PCB的图像，然后将其转换成电信号，利用其内置的软件将拍摄的图片与标准产品的图像进行对比分析，判断检测的PCB是否合格。像PCB贴片经常出现的如缺件、空焊、错件、偏移、架桥和墓碑等贴装的不良现象都可以通过AOI和AXI来检测。像高密度的BGA或QFN芯片，无法拍摄到其引脚的具体图像，只能采用X射线照射的方式及AXI的检测方式进行检查。这两种光学检测都不是PCB电气特性的检查，都有误报产生的可能，它们可以用到量产的可测试性验证中。

FCT（Function Circuit Test）是通过对PCB上电，对PCB的整体或局部进行的功能测试，可以加载一些简单的激励，用LabVIEW等软件可以测试局部电路模块的功能。

边界扫描（Boundary Scan）是基于IEEE1149标准的JTAG（Joint Test Action Group）接口，将具有JTAG接口的芯片连接成一条链路，通过对串联起来的JTAG信号线TCK（时钟输入信号）、TMS（模式选择信号）、TRST（复位输入信号）、TDO（数据输出信号）和TDI（数据输入信号）进行测试。测试链路的输入端接TDI，经器件内部的移位寄存器后从TDO输出，通过JTAG测试，可以测试出电路中可能存在的短路和断路等电气连接特性，对器件简单的功能和性能也可以进行测试。JTAG Boundary Scan不需要额外的测试针床和夹具等，但是只有支持JTAG接口的IC才可以进行该测试，对可测试的IC范围有一定的局限性，而且不支持信号完整性等一系列电气参数的测试。

飞针测试（Fly Probe）通过移动的测针测试PCBA表面上的测试点，一般可以通过2个、4个或8个测试头进行自由组合，来测试PCBA的焊接情况。飞针测试不需要夹具，但是由于其测试速度慢，所以不合适大批量的量产测试。

ICT指在线测试，是生产中最常用的测试方法。ICT测试通过固定在针床上的探针来探测PCB上的测试点，它不仅可以进行开路、短路和虚焊等故障的测试，还可以测试电阻、电容、电感、二极管、三极管、场效应管和IC等器件的参数。ICT测试需要额外的测试夹具，并编写相应的控制程序，测试准备的时间长、成本高。如果需要快速测试大批量的产品，ICT是最佳的选择。

自动光学检查（Automated Optical Inspection，AOI）、自动X射线检查（Automated X-ray Inspection，AXI）、飞针测试（Fly Probe）、ICT（In Circuit Test）、FCT（Function Circuit Test）和边界扫描（Boundary Scan）适合于量产的可测试性分析，在系统的测试可行性分析中，需要根据产品的不同特性，选定合适的测试方法；对于设计的测试，主要是在实验室中利用特定的测试仪器来完成特定测试的。

1．设计的可测试性验证

为了验证所设计的产品是否满足设计的指标，需要做一系列的测试工作，在设计阶段，生产产品（工程样样机）之前，设计的可测试性问题是主要考虑的问题。

为了便于进行设计的可测试性验证，在设计时需要注意：①对所有的关键信号都要添加测试点，并能够被探头有效的探测；②在待测的信号测试点附近都要合理添加测试用的地孔；③为便于进行强度测试，要在合适的位置适当增加强度测试的输入点。

对于多层PCB，线宽和过孔的孔径都很小，随着技术的发展，器件尺寸越来越小，BGA封装正逐渐成为主流，引脚间距、器件间距越来越小，信号的速率越来越高。BGA引脚无法直接探测，通常把过孔、端接电阻或耦合电容焊盘当作测试点，如图2-40所示。图2-40 BGA类IC探测点

如果在高速走线上添加额外的测试点，会对信号的完整性造成很大影响，某PCB的测试焊盘如图2-41所示。由于测试焊盘引入了额外的寄生参数，所以会引起走线阻抗的不连续，如图2-42所示，从而带来走线的信号完整性问题，进而产生PCB对外界的辐射，产生EMC问题。图2-41 PCB的测试焊盘图2-42 加入测试焊盘引起的阻抗不连续

为了测试BGA类的信号，需要额外的测试夹具，BGA焊盘夹具如图2-43所示。图2-43 BGA焊盘夹具

2．量产的可测试性验证

自动光学检查（Automated Optical Inspection，AOI）、自动X射线检查（Automated X-ray Inspection，AXI）、飞针测试（Fly Probe）、ICT（In Circuit Test）、FCT（Function Circuit Test）和边界扫描（Boundary Scan）适合于量产的可测试性分析，需要根据不同的量产情况选择合适的测试方案。

有时PCB上有需要额外单独编程的IC，如EEPROM，为了方便，会采用免焊接的方式，免焊接的方式可以使用测试座，如图2-44所示，或“棺材盒”，如图2-45所示。图2-44 测试座图2-45 棺材盒

在分析设计的可测试性时，需要根据信号的类型及IC封装的类别进行分类。针对不同的封装形式和要测试的指标，要进行设计的可测试性归类，分别在设计的可测试性阶段和量产的可测试性阶段提出可行的测试方案。

2.3.6 工艺的可行性分析

我们设计的图纸必须符合生产工艺的要求，在前期工艺的可行性分析中，需要分析如下内容。（1）设计的PCB的叠层结构是否符合PCB生产的工艺要求。（2）PCB上的走线宽度和敷铜的厚度是否符合PCB厂生产的工艺要求。（3）走线单端阻抗及差分阻抗有特定要求的走线，所设计的走线参数是否符合厂家生产阻抗控制板的要求。（4）确定PCB上所采用的孔的类别：机械钻孔或激光孔是否符合厂家的要求。机械钻孔的常规推荐值是8mil以上，因为6mil钻孔的加工与难度不适合量产的需求；同时对孔径还要考虑厚度与孔径的比值，常规是8∶1，为了满足量产的需求，不要超过10∶1；机械钻孔的焊环常规要求单边在5mil以上，阻焊层大于焊盘的单边也要求在3mil以上；在机械钻孔中不是任何孔径都可以实现的，1mm以下的钻头从常规0.2mm开始，以0.05mm递增，大一些的钻头会以0.1mm递增。机械钻孔根据叠层的不同连接关系可以分为通孔、盲孔和埋孔，如图2-46所示。激光孔在HDI工艺中的应用，可以按照激光孔深度的不同分为一阶HDI、二阶HDI、三阶HDI和任意阶HDI。图2-46 过孔的分类（5）为满足量产的需求，对于面积较小的PCB，在加工时，一般需要做拼版处理，在拼版前需要与PCB厂确认拼版工艺，并根据厂家要求合理添加拼版的MARK光学定位点。（6）根据设计需求，确定PCB表面的处理工艺。常见的PCB表面处理工艺有热风整平（HASL）、化学沉镍金（ENIG）、有机涂覆（OSP）、选择行沉金（ENIG+OSP）和电镀金等，需要根据PCB设计的需求来选择表面处理工艺。（7）厂家加工生产所需要的图纸格式一般为Gerber文件，符合RS-274X格式的加工文件是现今最常用的资料格式，加工图纸光绘文件的检查可以借助CAM350和Valor进行确认。（8）PCB SMT所需资料的确认。PCB加工后需要进行贴片，需要与SMT车间确认贴片所需要的数据文件，如器件的placement坐标和用于制作刷锡膏钢网的数据等。

一般PCB厂的加工能力都可以在其官网上得到，如表2-2所示是一家PCB厂的技术能力表格，在进行PCB的生产工艺可行性分析时可以参考，进行初步确认后，再与PCB厂进行进一步的确认。表2-2 某PCB厂的PCB工艺参数加工能力

2.3.7 设计系统框图及接口关键链路

在进行系统设计时，有时系统会比较复杂，理解系统的工作流程后，直接进行电路设计有一定的难度，如果可以将系统的各个功能进行模块化分类，关注各个模块彼此之间的连接接口，并深入每个功能模块进行电路的设计会起到事半功倍的效果。

在系统设计或读别人设计的系统时，系统框图都要放在首位。基于P2020的系统设计框图如图2-47所示，设计供电部分需要提供一系列的电源；缓存SDRAM采用X64的DIMM条；存储部分需要提供SD Card、EEPROM、NOR FLASH、NAND FLASH和ATA硬盘；具备PCIE插槽；具备RGMII和SGMII接口的千兆以太网网卡；具备USB接口；具备UART接口；具备AC97音频接口等。从该图中可以读出一系列的内容，从系统的层面把控整个电路的基本功能。图2-47 基于P2020的系统设计框图

为了便于在设计时更方便准确地设计出系统的框图，在此将系统框图中各个模块之间具备连接关系的接口总结如下：（1）JTAG调试接口；（2）常用DC电源值的供电IC；（3）DDR* SDRAM内存接口；（4）SDRAM存储接口；（5）SPI总线接口；（6）I2C总线接口；（7）UART串行通信接口；（8）SGMII通信接口；（9）RGMII通信接口；（10）GMII接口；（11）RJ45以太网口；（12）AC97音频接口；（13）DMA接口；（14）LVDS接口；（15）PCI接口；（16）PCIE接口。

2.3.8 电源设计总体方案

电源系统根据变换方式，可以分为AC/DC电源、DC/DC电源、DC/AC电源和AC/AC电源。目前只将AC/DC电源和DC/DC电源称为开关电源，而将DC/AC电源和AC/AC称为逆变器和变频器。除专业的电源系统设计外，一般的硬件系统设计中最常见的电源变换类型是直流转直流（也叫电源的斩波），LDO和DC/DC是常用的两种电源电路，在做电源设计的总体方案时，以这两类电源电路进行论述。LDO具有输出电源纹波和噪声小、应用简单、成本低、电压输入与输出无延时的优点，但LDO的工作效率低，能耗消耗大，受自身散热条件的限制只支持相对较小的电流输出；因LDO只能实现降压，其内部的晶体管（或场效应管）工作在线性区，所以无法实现电源输入端与输出端的有效隔离。DC/DC采用MOSFET控制电源的输入与输出，通过控制MOSFET开关的时间来控制输入回路与输出回路的连通和断开的时间，进而输出不同的电压值。DC/DC自身消耗的能耗低，输入与输出电源的转换效率高；与LDO只支持降压操作相比，DC/DC支持升压、降压、反相等变换；DC/DC输入的电流大，支持输入与输出的有效隔离，但DC/DC电路设计复杂，相应的成本也高，这是因为MOSFET不停地导通和关闭，电源的输入和输出有一定的延时，且输入电源的纹波和噪声较大。

通过系统框图的分析，就可以明确系统所具有的功能模块；根据各个关键功能模块的电源电压与电流值，计算能耗情况，就可以对应给出各个功能模块所需要的VRM。将各个功能模块用到的LDO或DC/DC依据电流流动的方向组成电源的拓扑结构图，如图2-48所示是根据电流流向及各个功能模块所需要的供电模块组成的某个系统的电源总体架构。通过系统电源的拓扑结构，不仅可以清楚地看出电流的流向，还可以实时核查出每一部分的功耗及系统总的功耗。图2-48 某个系统的电源总体架构

在电源系统架构总体设计方案的设计过程中，除了要明确每个DC/DC、LDO供电的电压与电流外，还要明确各个电压出现的先后顺序，即电源的上电时序。当系统较复杂时，各个功能模块的电路对上电的时序有一定的要求，例如，对主控制芯片来说，一般要求内核部分先上电，外围的SDRAM或其他的一些外围电路后上电。围绕主控制平台，各个芯片的上电时序在主IC的Datasheet中都会有说明，需要根据数据手册中时序的要求来控制上电的顺序。对于时序的控制，在主芯片工作稳定之前的时序控制一般是由独立的CPLD或FPGA芯片来统筹管理的；当主芯片工作稳定后，可以通过主芯片的GPIO引脚来控制DC/DC的转换使能模块或通过控制BJT（或MOSFET）来使能各个电源的转换和连通，如图2-49所示是根据上电时序的要求排列的上电时序框图，图中用阿拉伯数字及字母标注了上电的启动顺序。如图2-50所示是其对应的详细上电时序流程。图2-49 系统上电时序框图图2-50 详细上电时序流程

对于上电时序的控制主要有以下几种方式：DC/DC电源芯片转换的使能控制端（如ZL6105）、基于专用的电源综合管理IC（如TPS51116）、基于延时的缓启动电路对MOSFET栅极的驱动使能（如LTC1442）和基于CPU的GPIO口对MOSFET栅极的控制等。在进行电源总体方案设计时，需要根据各个功能电路功耗的大小及需要的上电时序合理选择特定的电路方式，进行合理的控制。

对于行业有特定电源接口的系统设计，需要区别对待，如LED背[12]光液晶电视屏LED Driver的电气接口技术规范，如表2-3所示；液晶电视机芯板电源接口信号描述如表2-4所示。表2-3 32英寸LED>背光液晶电视屏LED Driver的电气接口技术规范表2-4 液晶电视机芯板电源接口信号描述

2.3.9 时钟分配图

时钟电路就如同汽车的发动机给汽车提供前行的动力一样，是驱动各个接口之间通信，进行数据采样所必需的。在现代电子系统的设计中，用到的时钟频率越来越多（如IC内核工作的时钟、各个通信进口通信采样的时钟等），需要在电路设计的初期理清楚电路的时钟分配，选定合适的时钟电路。

在电路设计中可以提供时钟信号的器件可以分为两大类：晶体（无源）和晶振（有源）。晶体必须借助于外部的有源激励和振荡电路才能起振工作；晶振是将振荡电路和晶体集成在一个封装内，只需要提供外部电源就可以工作。根据不同的温度特性及起振控制特性可以细分为晶体谐振器、晶体振荡器、恒温振荡器、陶瓷谐振器、温补振荡器和压控振荡器。在进行时钟分配时，需要根据所需要的时钟特性，合理选择所需的晶体或晶振。某设计中的时钟分配如图2-51所示。图2-51 时钟分配图

在时钟分配的控制电路中，除了要关注时钟的频率外，时钟输出有时也有特定的时序要求。与控制DC/DC电源输出一样，时钟IC的时钟信号输出时序控制也可以通过IC芯片的使能端来进行控制，同样对时钟芯片时序的控制可以采用CPLD、FPGA或CPU的GPIO引脚。

2.4 PCB开发工具介绍

在项目中EDA工具是每个工程师必不可少的好帮手，大大加快了设计进程，使用EDA工具不仅可以实现物理设计，而且还可以在此基础上进行仿真验证，从而提高了一半成功的概率。

目前来说，从市场占有率来看，主要有如下公司的PCB EDA设计工具：Cadence公司的Cadence Allegro系列、Mentor公司的MentorEE系列和PADS系列、Altium公司的Altium Designer系列、Zuken公司的CR系列和CADSTAR系列。

无论是哪家公司的EDA工具，所遵循的基本原理都是模型的建模，即将设计拆分成无数个小的元素，然后再统一整合。硬件系统的设计可以分为两个大部分：原理图设计和PCB设计。

1．原理图设计

原理图的设计是将各个IC及外围电路以满足一定逻辑关系进行连接。原理图的设计需要各个器件的逻辑符号Symbol（如图2-52所示），器件的逻辑符号又由引脚和符号框体组成。为进行原理图的设计，需要：①画出逻辑符号Symbol的框体（一般是长方体形状）；②根据Datasheet上器件引脚的属性在Symbol的框体上添加各个引脚，并配置引脚的属性，如电源引脚、地引脚、输入引脚、输出引脚、输入/输出引脚和时钟引脚等；③为了便于区分不同的器件，需要给器件添加参考编号和名称（参考编号是唯一的，名称是对逻辑符号的进一步说明）；④将建好的逻辑符号Symbol存库，并调入原理图编辑界面，进行电路设计。原理逻辑符号Symbol的组成如图2-53所示。图2-52 逻辑符号Symbol图2-53 原理逻辑符号Symbol的组成

2．PCB设计

PCB设计所采用的素材是与实际器件尺寸一一对应的符号。通过原理图的设计，已完成各个器件之间的逻辑关系，PCB的设计需要将各个部件摆放在合适的位置，并用真实的走线完成原理图设计时彼此连接的逻辑关系。

组成PCB的元素有元器件的真实物理封装、过孔、走线、大面积铜皮、板材（分为PP和Core）、丝印及符号、绿油等。

元器件真实物理封装的主要构成分为焊盘引脚（引脚编号与原理图逻辑符号的引脚编号一一对应）、封装的编号（与原理图的编号是对应的）、封装的框体丝印信息（一般与IC的外壳大小一致）、封装的装配信息。焊盘引脚是物理封装中最复杂的部分，SMD贴片类的焊盘引脚由TOP阻焊层（Soldermask_TOP）、TOP层焊盘和TOP加焊层（Pastemask_TOP）组成，SMD焊盘的结构如图2-54所示；PTH通孔类的焊盘引脚由TOP阻焊层（Soldermask_TOP）、TOP层焊盘、TOP加焊层（Pastemask_TOP）、BOTTOM阻焊层（Soldermask_BOTTOM）、BOTTOM层焊盘、BOTTOM加焊层（Pastemask_BOTTOM）及对应的钻孔数据构成（在出Gerber图纸时，如果PCB的各个层面为负片特性，则在通孔类焊盘建模时还需要添加Thermal Relief散热焊盘和Anti Pad隔离焊盘），PTH通孔类焊盘的叠层结构如图2-55所示。图2-54 SMD焊盘的结构图2-55 PTH通孔类焊盘的叠层结构

具备了原理图设计与PCB设计的素材，就可以分别进行原理图的设计和PCB的设计了，对PCB中各个元素的拆分虽然相对麻烦些，但是可以加深对PCB设计的理解，使PCB设计更具灵活性，真正做到设计的随心所欲。

2.4.1 Cadence Allegro

Cadence在板级设计领域常用的版本有Cadence Allegro15.5、Cadence Allegro15.7、Cadence Allegro16.0、Cadence Allegro16.2、Cadence Allegro16.3、Cadence Allegro16.5和Cadence Allegro16.6，本书中以Cadence Allegro16.5进行相关说明。Cadence公司的板级EDA设计软件的电路系统设计流程，包括原理图设计，数字、模拟及混合电路仿真，FGPA可编程逻辑器件设计，布局、布线，PCB图及生产数据输出。Cadence Allegro集成信号完整性和电源完整性分析工具，从前到后提供了完整的输入、分析、板图编辑和工程图纸输出的全套流程。为了提升Cadence软件在信号完整性、电源完整性及EMC方面的分析能力，2012年7月2日，Cadence设计系统公司收购了Sigrity公司（Sigrity在业界领先的信号与功率完整性解决方案上保持着领先地位，提供了全面的分析与验证能力），为高性能、数千兆赫兹系统的高级和精确的信号功耗与热能的分析提供了可靠的解决方案，让高性能PCB系统的设计和验证更有保证，加快了产品的推出。

在进行PCB设计中，主要用到的功能模块如下。（1）OrCAD Capture CIS：OrCAD Capture（其界面如图2-56所示）是Cadence Allegro的原理图设计工具。OrCAD Capture作为行业标准的PCB原理图输入方式，是当今世界最流行的原理图输入工具之一，其具有简单直观的用户设计界面。OrCAD Capture提供了完整的、可调整的原理图设计方法，能够有效应用于PCB的设计创建、管理和重用。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改，还是用于设计层次模块，OrCAD Capture都能为设计师提供快速的设计输入工具。图2-56 OrCAD Capture工作界面（2）PCB Editor：PCB Editor是一个完整的PCB设计软件（其界面如图2-57所示）。PCB Editor为创建和编辑复杂、多层、高速、高密度的PCB设计提供了一个交互式、约束驱动的设计环境。（3）PCB Router：CCT布线器。（4）PCB Editor Utilities：主要包括Allegro封装库的开发、PCB设计数据库的修复和不同工具间数据格式的转换。图2-57 PCB Editor工作界面（5）Model Integrity：IBIS模型编辑与验证工具，其界面如图2-58所示。图2-58 Model Integrity工作界面（6）PSpice AD：基于Spice模型的电路原理仿真环境，工业标准的模拟、数字及模拟/数字混合信号仿真系统，具有仿真速度快、精度高、功能强大的特点。仿真库包含元器件种类丰富，数量众多，其目录下对应的仿真库如附录A所示。（7）PCB SI：提供了一个高速集成的高速设计与分析环境，可提取信号网络的拓扑结构，并根据仿真信号的结果优化分析拓扑结构；可分析信号完整性分析中信号的反射和串扰等，找出信号走线上的阻抗不连续点；可分析相邻网络信号的crosstalk，从而避免因串扰引起的干扰（信号的干扰会包含多次谐波）；结合Cadence自身的PI工具可以进行电源平面目标阻抗的分析，进行去耦电容的位置、数量、种类的合理搭配。基于Cadence的PCB SI分析工具，可以进行约束驱动布局、约束驱动布线及布线后的物理检查与电气仿真的检查，其拓扑提取分析界面如图2-59所示。图2-59 PCB SI拓扑提取分析界面

Sigrity是一家领先的信号与电源完整性技术供应商。Sigrity提供了丰富的千兆比特信号与电源网络分析技术，包括面向系统、印制电路板（PCB）和IC封装设计的独特的考虑电源影响的信号完整性分析功能。Sigrity分析技术与Cadence Allegro和OrCAD设计工具的组合将会提供全面的前端到后端的综合流程，帮助系统和半导体公司提供高性能设备，应用千兆比特接口协议，如DDR和PCI Express。这种综合的解决方案将会让移动多媒体设备和云计算基础架构等新兴市场上的电子系统供应商客户受益。目前Cadence Allegro16.6还没有完美的集成Sigrity，现在只完成了初步的集成，在Cadence Allegro16.6中可以直接调用Allegro Sigrity16.6。

Sigrity安装包包含Speed2000、PowerSI、PowerDC、SystemSI、Broadband SPICE、T2B和OptimizePI等。其几个主要模块介绍如下。（1）Speed2000是通用时域工具，是第一个也是现今唯一一个可以进行IC封装或PCB整板时域电磁仿真的时域分析工具，可以进行SI、PI和EMC等分析，其界面如图2-60所示。图2-60 Speed2000工作界面（2）PowerSI是先进的频域分析工具，可用于提取IC封装或PCB整板信号、电源的频域阻抗参数和S参数，还可以提取随频域变化的空间噪声的分布，其界面如图2-61所示。图2-61 PowerSI工作界面（3）PowerDC是高效准确的直流分析工具，可用于IC封装或PCB整板的直流压降分析、电流密度分析和过孔电流的分析，还可以进行电热协同分析，当VRM模块有Sense感应线时，还可以进行感应线位置的优化，在设计完成后，可以进行直流DRC检查，其图形工作界面如图2-62所示。图2-62 PowerDC图形工作界面（4）SystemSI是高速串并行信道通信的专业仿真分析工具，支持芯片的AMI模型和互连网络的S参数模型，能够仿真10Gbps以上系统的误码率（BER）指标。（5）Broadband SPICE是宽频带、高精度的模型转换工具，可以方便地将N端口的网络参数综合成SPICE等效电路模型。（6）T2B可以将SPICE模型转换成IBIS模型。（7）OptimizePI是封装和PCB电源完整性分析及去耦电容优化设计工具，可用于给定目标阻抗情况下的最优成本优化，以及给定电容类型情况下的最佳性能优化，其图形工作界面如图2-63所示。图2-63 OptimizePI图形工作界面

2.4.2 Mentor系列

Mentor Graphics公司的产品线非常丰富，贯穿了行业的上下游，有DA、BA、DxDesigner、Design Capture和Design View 5个原理图输入工具；有Hyperlynx thermal、FloTHERM和FloTHERM pcb 3个热仿真软件；有ICX、ICXPro、Hyperlynx 3个信号完整性分析工具。本节仅讨论板级设计方面常用的，定位于高低端的两个产品线：Mentor EE和PADS。Mentor EE目前常用的版本是MentorEE2005SP3、MentorEE2007、MentorEE7.9.2、MentorEE7.9.3、MentorEE7.9.4和MentorEE7.9.5，本节以Mentor7.9.2为例进行功能阐述；PADS目前常用的版本是PowerPCB5.0、PADS9.0、PADS9.2、PADS9.3和PADS9.5，本节以PADS9.5为例进行功能阐述。

1．Mentor EE系列

Mentor EE系列采用业界最先进的AutoActive技术，实现了复杂设计的操作易用性和高级功能的单一环境的集成。AutoActive技术提供了无可比拟的手工布线性能及完全可定制的自动布线控制，其实时45°角无网格布线技术，可大大提高设计的可制造性和设计质量，缩短设计的时间。Expedition紧密集成的系统设计环境，使之与其他竞争对手区别开来。Expedition采用统一数据库和统一用户界面和设计规则，从而可消除完成一个设计需管理多种工具的困扰。数据的完整性从设计概念到生产数据的产生在整个设计流程中得到持续的维护，可奇迹般地缩短复杂ECO的时间，缩短整个设计时间，避免设计错误造成的昂贵代价。

Mentor EE主要包含的功能模块有DxDesigner原理图输入及集成开发环境、Library Manager库管理工具、Expedition PCB设计及自动布线工具、ICX。

1）DxDesigner原理图输入及集成开发环境

DxDesigner是原理图设计输入的完整解决方案（其工作界面如图2-64所示），包括设计创建、设计定义和设计复用。它能提供强大的原理图输入功能，实现PCB网表的自动转换，支持LMS（Library Management System）库管理系统，确保快速而方便地选择最理想、最便宜同时也是最容易采购的器件；DxDesigner支持层次化分页式模块化设计，方便实现设计复用，缩短设计周期；集成的仿真和高速电路分析环境确保概念设计阶段的电路功能和性能满足设计指标，从而减少失误导致的设计反复；设计数据集中管理确保企业内部从采购到生产各部门之间数据信息的高度一致性，进一步提高效率并降低失误。图2-64 DxDesigner原理图输入及集成开发环境界面[13]

DxDesigner的主要特点包括：● 层次化的设计输入管理及设计复用；● 提供原理图视图功能；● 设计数据查询与交叉索引功能；● 支持多属性编辑及设计规则（包括物理规则和高速电气规则），

高度集成的数字、模拟、数模混合仿真和高速电路分析环境；● 集成的LMS库管理及BOM清单生成；● 集成的数据管理，支持团队设计，设计数据的检入、检出、锁定

及版本管理简单而便捷。

2）Library Manager库管理工具

Library Manager库管理系统（其工作界面如图2-65所示）是用来创建满足用户板级设计过程所有阶段要求的器件库。Library Manager模块实现对库的开发、维护、器件描述和建模的全过程并对库结构进行系统的管理，对原理图符号库、PCB封装库、焊盘库和IBIS模型库等都可以在Library Manager这个单一的集成环境中进行维护。图2-65 Library Manager库管理工具界面

3）Expedition PCB设计及自动布线工具

Expedition PCB（其图形工作界面如图2-66所示）为设计师提供了一整套用于复杂PCB物理设计、分析和加工的可伸缩的工具，它将交互设计和自动布线有机地整合到了一个设计环境中。设计师可以定义所有设计规则，包括高速布线约束、创建板型、布局、交互布线和自动布线，直到加工文件生成。Expedition PCB没有任何设计规模的限制，没有层的限制、器件数量、网线数量和引脚数的限制，提供给设计师最大的设计空间。Expedition PCB的核心—获业界大奖的Auto Active自动布线器是基于形状的无网格布线器，布线速度极快，布线的可加工性首屈一指。它实现了真正的45°布线，并完全支持当今的各种复杂封装，如BGA、CSP、COB和微过孔、埋孔、盲孔等加工工艺。其器件放置后会推挤走线，走线会自动调整，大面积敷铜处理方法皆独一无二。与前端设计工具Design Capture、信号完整性分析工具有机结合，以及与标准DXF、IDF双向接口，Expedition PCB为电子设计师提供了复杂PCB设计的全线解决方案。图2-66 Expedition PCB图形工作界面[13]

其主要特点有：● 灵活的、可伸缩的PCB设计工具；● 设计规则驱动的交互、自动设计方法；● 支持各种复杂器件封装；● 真正的实时45°自动布线和交互布线；● 支持高速布线规则与布线。

2．PADS系列

Mentor Graphics公司的PADS Layout/Router环境作为业界主流的PCB设计平台，以其强大的交互式布局、布线功能和易学易用等特点，在通信、半导体、消费电子和医疗电子等当前最活跃的工业领域得到了广泛的应用。PADS Layout/Router支持完整的PCB设计流程，涵盖了从原理图网表导入，规则驱动下的交互式布局、布线，DRC/DFT/DFM校验与分析，直到最后的生产文件（Gerber）、装配文件及物料清单（BOM）输出等全方位的功能需求，确保PCB工程师高效率地完成设计任务。

PADS按照其功能主要有原理图输入工具PADS Logic、PCB布局、[14]布线工具PADS Layout/Router和仿真分析工具Hyperlynx。

1）原理图输入工具PADS Logic

PADS Logic（其原理图输入界面如图2-67所示）是PADS系列软件的原理图输入工具，是一个界面友好、操作简单、功能齐全的原理图设计环境。PADS Logic提供元器件库的管理、多页/层次式原理图设计、元器件与网络的浏览与检索、BOM输出和网表输出等一系列常规原理图设计功能。图2-67 PADS Logic原理图输入界面

2）PADS Layout/Router

PADS Layout（其工作界面如图2-68所示）是一个复杂的高级PCB工具，是规则驱动的设计工具。PADS Layout是一个强有力的基于形状化和规则驱动的布局、布线工具，它采用自动和交互式的布线方法，以及先进的目标连接与嵌入自动化功能，有机地集成了前后端的设计工具，包括最终的测试、准备和生产制造过程。PADS Router是一个快速的交互式布线编辑器，它使用了功能强大的PADS Autorouter（BlazeRouter）算法，包括推挤、平滑布线、自动变线宽、焊盘入口质量和Plowing分等级的布线规则设置等。图2-68 PADS Layout工作界面

3）仿真分析工具Hyperlynx

Hyperlynx（其仿真分析工具界面如图2-69所示）分为LineSim布线前仿真和BoardSim布线后仿真。图2-69 Hyperlynx仿真分析工具界面

用LineSim做布线前仿真，可以预测和消除信号完整性问题，如信号的反射、串扰等，根据得到的设计规则，有效地约束布局，根据走线的阻抗特性及供电平面的要求设计PCB的叠层结构。

BoardSim用于PCB设计完成后，验证设计中的信号完整性、电源完整性和电磁兼容性，在制板之前提前预知PCB设计中可能会出现的问题。

2.4.3 Zuken系列

Zuken是另一家日本的EDA大鳄，其制造的高端产品是CR8000和CR5000，低端的叫CADSTAR。除了日资和与日本有业务往来的企业外，还有很多公司用Zuken的软件，如国内的一些研究所及一些老的电视机企业在用，LG在用，Nokia也在用。在CR5000的系统中，CR5000的原理图工具是SD（System Design），PCB工具是BD（Board Design）。因某些特殊的原因，该软件的普及率不如其他几款软件高。

2.4.4 Altium系列

Protel无疑是电子类专业学生最早接触的EDA软件了，在大部分大学里都有Protel软件的课程。Protel是早期的版本，目前在推的版本是Altium系列。Altium公司主推过的软件版本主要有如下几个：Protel99se、DXP2004、Altium Designer6.9、Altium Dsigner Summer9（分winter版和summer版）、Altium Designer10、Altium Designer13和Altium Designer14。

Altium Designer具有较好的软件集成环境，其基本功能包括原理图设计、电路信号的仿真、产生器件逻辑关系的网络表、PCB的设计和信号完整性的分析（如信号的过冲、下冲、阻抗和信号斜率等）[15]。

相比Cadence与Mentor系列的EDA软件，Altium对设计的集成度相对要高，如在Altium中，不需要去关注焊盘的Soldermask和Pastemask层，在设计完成后，一般也不需要输出Gerber图纸，可以将设计的PCB源文件发给工厂（生成Gerber图纸的过程由厂家来完成）。由此，在新入手设计硬件PCB时，Altium是一个不错的选择。在众多PCB设计软件中，Altium Designer的3D视图是做得最具美感的，如图2-70所示。图2-70 Altium Designer下PCB的3D视图

2.4.5 PCB封装库助手

在PCB的设计中，物理封装库建模是一个很费时间的工作，不仅要参照Datasheet上的数据来进行建模，像各个封装的引脚、引脚彼此之间的距离、封装的装配信息、封装的独占区域（封装自己占有的一片区域）、封装的参考标号、封装第一引脚的标注、对于有极性的封装的正负极标注、尺寸较大封装的MARK光学定位点等，以上诸多的信息也需要一一添加。尽管我们仔细再仔细，但还是会有出错的时候。

在日常PCB设计中，除可以利用已经工程验证过的库外，还可以借助封装生成工具，来快速地进行封装建模。常见的封装生成工具有Ultra Libration、LPWizard和FPM。

1．Ultra Libration

Ultra Libration可以从TI的官网（http://webench.ti.com/cad/）得到。Ultra Libration是TI和Accelerated Designs为TI的客户提供的原理图逻辑封装和PCB封装的快速生成工具。生成的原理图Symbols支持的工具有Altium PCAD（importable by Altium Designer）、Cadence Allegro DE HDL（Concept）、Cadence Orcad Capture、Eagle、Mentor DxDesigner、Mentor Design Capture、Mentor Design Architect、Mentor PowerLogic、Target 3001和Zuken Cadstar；生成的物理封装Footprints支持的工具有Altium PCAD（importable by Altium Designer）、Cadence Orcad Layout、Cadence Orcad PCB Editor、Cadence Allegro、Eagle、Mentor Boardstation、Mentor PowerPCB（PADS）、Mentor Expedition、Target 3001和Zuken Cadstar。Ultra Librarian可以导入CAD/CAE格式的文件，生成符合IPC-7351标准的原理图Symbol封装和Footprint封装。

在使用时，只需要在网址输入IC的名称TPS51116，就可以找到对应的文件TPS51116_PWP_20.bxl，将TPS51116_PWP_20.bxl导入Ultra Libration，如图2-71所示，左边是生成的PCB Footprint，右边是将要生成的原理图Symbol，单击“Export to Selected Tools”按钮即可生成相应的封装。图2-71 Ultra Libration导入bxl格式的文件生成对应的封装

2．LPWizard

LPWizard目前在MentorGraphics PADS9.5中已经被集成为软件的一部分，它也可以单独安装使用。采用LPWizard同样可以生成符合IPC-7351标准的原理图Symbol封装和Footprint封装。LPWizard支持的封装计算内容包含（如图2-72所示）SMD Calculator、PTH Calculator、Connector Calculator、Hole Size Calculator、Hole Pad Stack Calculator、Via Calculator和Convert Units。图2-72 LPWizard支持的封装计算内容（1）SMD Calculator可以计算的封装包括Aluminum Electrolytic Capacitor、Ball Grid Array（BGA）、Ceramic Flat Pack（CEP）、Column Grid Array（CGA）、Ceramic Quad Flat Pack（CQFP）、Chip、Chip Array、Crystal、Dual Flat No-lead（DFN）、Diode，Side Concave、Land Grid Array（LGA）、Leadless Chip Carrier（LCC）、Metal Electrode Face（MELF）、Molded Body、Oscillator、Plastic Leaded Chip Carrier（PLCC）、Quad Flat No-lead（QFN）、Quad Flat Pack（QFP）、Small Outline Package（SOP）、Small Outline Diode（SOD）、Small Outline Diode，Flat Lead（SODFL）、Small Outline J-lead（SOJ）、Small Outline No-lead（SON）、Small Outline Transistor、Flat Lead（SOTFL）、Small Outline Transistor（SOT23 type）、Small Outline Transistor（SOT143 type）、Small Outline Transistor（SOT223）和Transistor Outline（TO）。封装样式如图2-73所示。图2-73 SMD Calculator可以计算的封装样式图2-73 SMD Calculator可以计算的封装样式（续）图2-73 SMD Calculator可以计算的封装样式（续）（2）PTH Calculator可以计算的封装包括Axial Lead、Dual-in-Line Package（DIP）、Dual-in-Line Socket、Mountling Holes、Oscillator、Pin Grid Array（PGA）、Radial Lead、Single-in-Line Package（SIP）、Test Point、Transistor Outline（Flange Mount）、Transistor Outline（Cylindrical）和Wire。封装样式如图2-74所示。图2-74 PTH Calculator可以计算的封装样式图2-74 PTH Calculator可以计算的封装样式（续）（3）Connector Calculator可以计算的封装包括D-Stub Connector（DB）、Header、Modular Jack（RJ）、Shrouded Header和USB type A and B Connector。封装样式如图2-75所示。图2-75 Connector Calculator可以计算的封装样式图2-75 Connector Calculator可以计算的封装样式（续）

LPWizard支持的EDA工具包含Allegro、Orcad PCB Editor、Board Station、Expedition、PADS Layout和PADS Layout ASCII。采用LPWizard时，根据要自动创建的封装类型，选择合适的封装样式，输入Datasheet上的对应尺寸，利用Wizard的引导创建对应的封装，如图2-76所示。图2-76 LPWizard自动生成封装图示

3．FPM

FPM封装生成器是由一个fpmontreal的网友开发的Allegro封装生成器，简洁易用，是用Allegro进行PCB设计的良好帮手。FPM生成的封装符合IPC-7351标准，封装类型超过3000多种，包含球栅阵列封装（BGA）、贴片铝电解电容、片状元件（电阻、电感、无极性电容、有极性电容、方形有引线电容、发光管）、片状网络元件（电阻排、电容排）、平面栅格阵列（LGA）、圆柱形表面组装器件（MELF）、Molded Body（MLD）、晶振（OSC）、四侧无引脚扁平封装（QFN）、四侧引脚扁平封装（QFP）、小外形封装IC（SOIC）、小外形二极管封装（SOD）、小外形J型引脚封装（SOJ）、小外形无引脚封装（SON）、小外形封装晶体管（SOT）、晶体管外壳（TO）、按键类、通用连接器、安装孔、定位孔、通孔类元件、焊盘类和自定义封装。FPM Allegro封装生成工具如图2-77所示。图2-77 FPM Allegro封装生成工具

2.4.6 CAM350

CAM350是可制造型分析工具，提供完整的从设计到生产的PCB流程，保证了复杂的设计工程数据能快速有效地转换到可实际生产的PCB制作文件中，并保证设计数据的正确性，成功完成数据的流畅转换和检测。

PCB设计完成，出Gerber图纸后，在将图纸发给工厂前，需要在CAM350里对图纸做进一步的检查。在工厂里，厂方会根据该厂的生产工艺，对提供的图纸根据自身的生产工艺修正后，为生产的各工序提供某些生产工具（如菲林、钻带等），以便使生产的PCB符合设计的要求。

CAM350的主要功能如下。● 支持多种输入/输出格式（如CAD数据、ODB++、Gerber、

IPC-356、Excellon、DXF、Sieb及Myers等）。● 提供了双向的AutoCAD和DXF数据支持。● 设计规则检查，检查包括各类间距、环状线、铜箔面积计算，以

及网表对比等。● 优化设计文件、添加泪滴、网表提取、丝印检查等。● Basic NC Editor通孔编辑功能、钻孔工具定义、铣边路径、改变

提刀点。● 快速拼板功能，制作PCB的阵列，适应生产要求。● Quote Agent生成精确的制造工艺要求清单。● 交互查看Cross-probe。● 在CAM350中检查到的错误，同时在CAD工具中高亮显示（Allegro和PADS），这样就可以方便快速地发现和修改错误。● 网络表对比图形化。● 增强了网表比较功能，不仅产生文字报告，并允许用户以图形化

方式查看错误。● 批量规则检查Streams Rule Check。● 用户可以定义DRC、DFF和网表比较等一系列的校验步骤，单击

一个按钮就可以执行所有这些检测，也可以在其他的设计中重复

调用这些检测。● DFF Audit：在设计进入生产之前，分析PCB设计中的蚀刻缺

陷、狭长的铜箔条和阻焊条、焊接搭桥、热焊盘阻挡等其他问题。● Advanced NC-Editor：允许处理PCB设计中的钻孔和铣边数据。

添加钻孔采样数和铣刀路径，还有高级的NC记录程序，如钻

字、铣圆、操作者信息和定位孔等。● 快速拼板Panel Editor：强大的拼板工具，为用户提供调用标准

的拼板模板和定制自己的模板的功能。● Flying Probe Editor：飞针测试，需要的数据可以通过强大的图

形化编辑器和过滤选项快速提取，需要的数据如有网络、测试点，

以及相互间距信息。● Bed-of-NailsEditor：针床编辑器，用来创建单面的或双面的测试

夹具所有必要的文件，图形化的编辑界面和过滤选项使用户可以

轻松地交互控制测试点等信息。● Reverse Engineering：CAM350独有的反向工程功能，允许用户

把Gerber图形数据转换为包括NET、REFDES和属性的智能CAD

数据。

CAM350图形工作界面如图2-78所示。一般在完成PCB的Gerber图纸输出后，需要逐一检查TOP层电气走线层、BOTTOM层电气走线层、内层的电气走线层、内层的电源层、内层的地层、顶层的丝印层（SILKSCREEN_TOP）、底层的丝印层（SILKSCREEN_ BOTTOM）、顶层的阻焊层（SOLDERMASK_TOP）、底层的阻焊层（SOLDERMASK_ BOTTOM）、顶层的加焊层（PASTEMASK_TOP）、底层的加焊层（PASTEMASK_ BOTTOM）、钻孔数据（Drill和rou数据）和钻孔表与钻孔图等。图2-78 CAM350图形工作界面

2.4.7 Polar Si9000

高频信号在传输线中传播时所遇到的阻力称为特性阻抗，该阻抗包含容抗、感抗与阻抗，已不是纯粹的欧姆电阻了。为了保证电路的性能，使信号在传输的过程中不发生发射现象，使信号保持完整，阻抗匹配是信号完整性设计中一个非常关键的设计。Polar Si9000是最常用的阻抗设计软件，该软件总共包含了93种阻抗计算模式，设计中常用的模式有6种，在设计时常选用无阻焊覆盖的模式。

Polar Si9000工作界面如图2-79所示，设计中常用的6种阻抗计算模式分别为Surface Microstrip1B（外层单端无阻焊模式）、Offset Stripline 1B1A（内层单端模式）、Edge-Coupled Surface Microstrip1B（外层差分无阻焊模式）、Edge-Coupled Offset Stripline 1B1A（内层差分相邻层屏蔽模式）、Surface Coplanar Waveguide 1B（外层单端共面地）和Diff Surface Coplanar Waveguide 1B（外层差分共面地），如图2-80所示。图2-79 Polar Si9000工作界面图2-80 常用的6种阻抗计算模式图2-80 常用的6种阻抗计算模式（续）

进行阻抗计算需要的参数有板厚、层数、信号层数、电源层数、基板材料、表面工艺、阻抗值、阻抗公差、铜厚和检验标准等；影响阻抗的因素有介质厚度、介电常数、残铜率、铜厚、线宽、线距和阻焊厚度等。在计算走线阻抗时，要根据走线所在的层合理选择走线的阻抗模型进行计算，如果是单端信号，一般需要从（a1）、（a2）、（a3）中选择相应的模型进行阻抗的计算；如果是差分信号，一般从（b1）、（b2）、（b3）中选择相应的模型进行阻抗的计算。

当采用覆盖绿油的阻抗计算模型时，常用的阻抗模型及对应的参数含义如下。（1）外层单端：Coated Microstrip 1B，如图2-81所示。图2-81 外层单端：Coated Microstrip 1B

H1：介质厚度（PP片或板材，不包括铜厚）。

Er1：PP片的介电常数（例如，板材为4.5，P片为4.2）。

W1：阻抗线上线宽（客户要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

C1：基材的绿油厚度（一般取0.8mil）。

C2：铜皮或走线上的绿油厚度（0.5mil）。

Cer：绿油的介电常数（一般取3.3mil）。

Zo：由上面的参数计算出来的理论阻值。（2）外层差分：Edge-Coupled Coated Microstrip 1B，如图2-82所示。图2-82 外层差分：Edge-Coupled Coated Microstrip 1B

H1：介质厚度（PP片或板材，不包括铜厚）。

Er1：PP片的介电常数（例如，板材为4.5，P片为4.2）。

W1：阻抗线上线宽（要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

S1：阻抗线间距（图纸原稿）。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

C1：基材的绿油厚度（一般取0.8mil）。

C2：铜皮或走线上的绿油厚度（0.5mil）。

C3：基材上面的绿油厚度（0.50mil）。

Cer：绿油的介电常数（取3.3mil）。（3）内层单端：Offset Stripline 1B1A，如图2-83所示。图2-83 内层单端：Offset Stripline 1B1A

H1：介质厚度（PP片或光板，不包括铜厚）。

Er1：H1厚度PP片的介电常数（例如，P片为4.2）。

H2：介质厚度（PP片或光板，不包括铜厚）。

Er2：H2厚度PP片的介电常数（例如，P片为4.2）。

W1：阻抗线上线宽（设计要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

Zo：由上面的参数计算出来的理论阻值。（4）内层差分：Edge-Couled Offset Stripline 1B1A，如图2-84所示。图2-84 内层差分：Edge-Couled Offset Stripline 1B1A

H1：介质厚度（PP片或光板，不包括铜厚）。

Er1：H1厚度PP片的介电常数（例如，P片为4.2）。

H2：介质厚度（PP片或光板，不包括铜厚）。

Er2：H2厚度PP片的介电常数（例如，P片为4.2）。

W1：阻抗线上线宽（设计要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

S1：设计要求的线距。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

Zo：由上面的参数计算出来的理论阻值。（5）外层单端共面地：Coated Coplanar Waveguide With Ground 1B，如图2-85所示。图2-85 外层单端共面地：Coated Coplanar Waveguide With Ground 1B

H1：介质厚度（PP片或板材，不包括铜厚）。

Er1：PP片的介电常数（例如，板材为4.5，P片为4.2）。

W1：阻抗线上线宽（客户要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

D1：阻抗线到两边铜皮的距离。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

C1：基材的绿油厚度（一般取0.8mil）。

C2：铜皮或走线上的绿油厚度（0.5mil）。

Cer：绿油的介电常数（一般取3.3mil）。

Zo：由上面的参数计算出来的理论阻值。（6）外层差分共面地：Diff Coated Coplanar Waveguide With Ground 1B，如图2-86所示。图2-86 外层差分共面地：Diff Coated Coplanar Waveguide With Ground 1B

H1：介质厚度（PP片或板材，不包括铜厚）。

Er1：PP片的介电常数（例如，板材为4.5，P片为4.2）。

W1：阻抗线上线宽（客户要求的线宽）。

W2：阻抗线下线宽（W2=W1-0.5mil）。

S1：阻抗线间距（图纸原稿）。

D1：阻抗线到铜皮的距离。

T1：成品铜厚（一般取值为1盎司=1.4mil= 0.03556）。

C1：基材的绿油厚度（一般取0.8mil）。

C2：铜皮或走线上的绿油厚度（0.5mil）。

C3：基材上面的绿油厚度（0.50mil）。

Cer：绿油的介电常数（一般取3.3mil）。

Zo：由上面的参数计算出来的理论阻值。

备注：（1）盎司（OZ）是质量的单位，国际上用单位面积的质量来控制铜皮的厚度，等于将一盎司质量的铜平均分配到一平方英尺的面积2上，1盎司=305g/m±10％，它表示铜皮的厚度等于35Ωm=1.4mil。PCB有铜皮厚度之分，有0.5盎司（18Ωm）厚度，1盎司（35Ωm）厚度，2盎司（70Ωm）厚度。需要更高厚度，如3盎司、4盎司，线路板厂可以电镀解决。可以镀铜、镀银或镀金。一般PCB铜皮的厚度为1盎司，表面完成铜厚度为1.6～2.0mil，即40.6～50.8Ωm（1.16～1.45OZ）。线路板厂家会加上一定的余量。（2）具体的一些参数需要在制板前与PCB工厂进行确认。

某项目采用6层PCB叠层结构，要求各走线层单端阻抗控制在50Ω±10％，差分阻抗控制在100Ω±10％和90Ω±10％（USB信号）。

PCB的叠层结构如图2-87所示。图2-87 某项目6层PCB的叠层结构

单端信号走线阻抗计算如下。

1．TOP01层

TOP01层阻抗控制计算如图2-88所示。图2-88 TOP01层阻抗控制计算

TOP层的走Microstrip线线宽为0.1651mm（6.5mil），参考层为GND02层，单端阻抗控制在50Ω±10％。

2．L3_Sig层

L3_Sig层阻抗控制计算如图2-89所示。

L3_Sig层的走Stripline线线宽为0.1524mm（6mil），参考层为GND02和PWR05，主要参考层为GND02，单端阻抗控制在50Ω±10％。图2-89 L3_Sig层阻抗控制计算

3．L4_Sig层

L4_Sig层阻抗控制计算如图2-90所示。图2-90 L4_Sig层阻抗控制计算

L4_Sig层的走Stripline线线宽为0.1524mm（6mil），参考层为PWR05和GND02，主要参考层为PWR05，单端阻抗控制在50Ω±10％。

4．BOTTOM06层

BOTTOM06层阻抗控制计算如图2-91所示。图2-91 BOTTOM06层阻抗控制计算

BOTTOM06层的走Microstip线线宽为0.1651mm（6.5mm），参考层为PWR05，单端阻抗控制在50Ω±10％。

100Ω差分走线阻抗计算如下。

1．TOP01层

TOP01层差分阻抗控制计算如图2-92所示。图2-92 TOP01层差分阻抗控制计算

TOP01层的差分走线线宽为0.127mm（5mil），差分走线间距为0.127mm（5mil），参考层为GND02，差分阻抗控制在100Ω±10％。

2．L3_Sig层

L3_Sig层差分阻抗控制计算如图2-93所示。图2-93 L3_Sig层差分阻抗控制计算

L3_Sig层的差分走线线宽为0.1016mm（4mil），差分走线间距为0.1778mm（7mil），参考层为GND02&PWR05，主要参考层为GND02，差分阻抗控制在100Ω±10％。

3．L4_Sig层

L4_Sig层差分阻抗控制计算如图2-94所示。图2-94 L4_Sig层差分阻抗控制计算

L4_Sig层的差分走线线宽为0.1016mm（4mil），差分走线间距为0.1778mm（7mil），参考层为GND02&PWR05，主要参考层为PWR05，差分阻抗控制在100Ω±10％。

4．BOTTOM06层

BOTTOM06层差分阻抗控制计算如图2-95所示。图2-95 BOTTOM06层差分阻抗控制计算

BOTTOM06层的差分走线线宽为0.127mm（5mil），差分走线间距为0.127mm（5mil），参考层为PWR05，差分阻抗控制在100Ω±10％。

90Ω差分走线阻抗计算如下（USB走线布在L3_Sig和L1_Sig层）。

1．L3_Sig层

L3_Sig层USB差分走线阻抗控制计算如图2-96所示。图2-96 L3_Sig层USB差分走线阻抗控制计算

USB差分走线在L3_Sig，参考GND02，走线宽度为0.127mm（5mil），差分走线间距为0.1778mm（7mil），差分走线阻抗控制在90Ω±10％。

2．L1_Sig层

L1_Sig层USB差分走线阻抗控制计算如图2-97所示。图2-97 L1_Sig层USB差分走线阻抗控制计算

USB DEV差分走线在L1_Sig，参考GND02，走线宽度为0.1524mm（6mil），差分走线间距为0.127mm（5mil），差分走线阻抗控制在90Ω±10％。

2.5 RF及三维电磁场求解器工具

在信号完整性的仿真分析中，期间模型建模的准确性至关重要。在做信号分析时，需要将整个通信链路的拓扑走线在软件里进行模拟。仿真首先需要对电路中的各个部分进行建模，包括有源IC、无源元件（电阻R、电感L、电容C等）、PCB走线、过孔、接插件和电缆等，模型的准确性决定了仿真的准确性。在仿真中，有源IC采用IBIS行为级模型；阻容器件采用Spice电气模型；传输线、过孔和接插件等采用S参数模型。这就构建了发送端芯片模型→传输线→接收端芯片模型的拓扑结构（此链路上可能会有相应的过孔、阻容器件等，用相应的模型对应）。对于射频、微波电路的设计，需要对相应的3D高频结构进行麦克斯韦方程组的求解。

基于此类设计的需求，各类EDA软件不断涌现，常用的RF及三维电磁场求解器工具有ADS（Advance Design System）、ANSYS Electromagnetics Suite、CST和AWR Design Environment。

2.5.1 ADS

ADS是Agilent公司推出的应用于芯片、电路及系统级设计的先进仿真设计软件，该软件是在HP EESOF系列EDA软件基础上发展完善起来的大型综合设计软件，是美国安捷伦公司开发的大型综合设计软件，是为系统和电路工程师提供的可开发各种形式的射频电路设计的，对于通信和航天／防御的应用，它可提供从最简单到最复杂，从离散射频/微波模块到集成MMIC的设计。对电路元件的仿真、模式识别的提取和新的仿真技术提供了高性能的仿真特性。该软件可以在微机上运行，其前身是工作站运行的版本MDS（Microwave Design System）。该软件还提供了一种新的滤波器的设计引导，可以使用智能化设计规范的用户界面来分析和综合射频/微波回路集总元件滤波器，并可提供对平面电路进行场分析和优化的功能。它允许工程师定义频率范围、材料特性、参数的数量和根据用户的需要自动产生关键的无源器件模式。该软件范围涵盖了小至元器件，大到系统级的设计和分析。尤其是其强大的仿真设计手段可在时域或频域内实现对数字或模拟、线性或非线性电路的综合仿真分析与优化，并可对设计结果进行成品率分析与优化，从而大大提高了复杂电路的设计效率，使之成为设计人员的有效工具。

ADS Momentum基于矩量法实现对电磁场的求解，ADS EMDS基于有限元算法实现对电磁场的求解。ADS非常适合计算第三维度上均匀变化的结构，如多层PCB的设计、无源电路的设计和RFIC/MMIC等[16]。目前最新的版本是ADS2013.06，ADS可以与Cadence、Matlab、MentorGraphics和CST等软件进行协同仿真分析，基于ADS可以进行时域仿真分析、频域仿真分析、模拟电路仿真分析、数字电路仿真分析和非线性电路仿真分析，根据仿真的项目不同，具体可以分为直流（DC）仿真控制器、交流（AC）仿真控制器、S参数仿真控制器、谐波平衡（HB）仿真控制器、大信号S参数（LSSP）仿真控制器、增益压缩（XDB）仿真控制器、包络（ENVELOPE）仿真控制器和瞬态（TRANSIENT）仿真控制器。根据时域分析、频域分析、线性领域分析和非线性领域的角度，对各类分析进行拓扑归类，如图2-98所示。图2-98 ADS各类分析所属领域归类

直流（DC）仿真用于测试电路的直流工作点特性，是其他各类仿真的基础，在执行交流仿真和S参数仿真时，直流仿真用于确定非线性元件的线性模型；对于谐波平衡仿真、电路包络仿真和瞬态仿真，直流仿真用于对非线性参数做初步的估算。交流（AC）仿真可以用于分析电路的小信号特性和电路的噪声特性。S参数仿真广泛应用于高速电路互连通道和微波网络的分析，通过S参数仿真分析，可以计算出入射波与反射波的关系，从而计算出Return Loss（回波损耗）、Insert Loss（插入损耗）。谐波平衡（HB）仿真分析是研究非线性电路的非线性特性和系统失真的频域仿真分析法，一般适合模拟射频微波电路的仿真。电路包络（ENVELOPE）仿真技术结合了时域和频域方法的特点，将谐波平衡法和时域仿真技术结合在一起，类似谐波平衡法，描述了电路的非线性行为和信号包含的谐波成分，同时在时域中得到扩展，不被局限在仅描述稳态行为的范围内。瞬态（TRANSIENT）仿真分析类似于示波器的探测分析，可以测量电路在一段时间内运行时各个节点处的电压和电流等参数。ADS的工作界面如图2-99所示。图2-99 ADS的工作界面

2.5.2 ANSYS Electromagnetics Suite

ANSYS Electromagnetics Suite15是ANSYS最新推出的电路、电磁开发设计套件，包含ANSYS Designer、ANSYS SIwave、ANSYS HFSS、ANSYS Q3D Extractor、ANSYS Maxwell和ANSYS Simplorer组件。对于电路设计与电磁设计来说，常用的是ANSYS Designer、ANSYS SIwave、ANSYS HFSS和ANSYS Q3D Extractor，其相应的工作界面如图2-100所示。图2-100 ANSYS Designer、SIwave、HFSS和Q3D Extractor的工作界面

ANSYS Designer是功能相当强大的时域仿真软件，可以进行直流分析、线性网络分析、瞬态分析、眼图分析（如USB、HDMI的差分走线特性）和AMI分析，与频域分析工具（如SIwave、HFSS等）结合能够有效地仿真包括串扰、反射、SSN/SSO等。

SIwave是全波2.5D的场求解器，对走线（Trace）的求解采用矩量法（Method of Moments，MOM），对平面（Plane）的求解采用有限元法（Finite Element Method，FEM），官方数据显示可以仿真的频率上限是50GHz。它在频域分析领域非常有名，可以用来进行IR Drop分析、平面谐振分析、SYZ参数的提取、PCB远场（far-field）与近场（near-field）的EMI辐射分析等。当走线通过谐振较强的区域时，其信号相当于走在一个浮动的参考平面（Reference Plane）上，走线的SI性能会很差；如果该区域走线与对应的过孔所形成的长度正好是该点出谐振频点的1/4波长，则容易形成天线，在该点的近场辐射。对于PI电源完整性的分析，需要借助于Z参数的计算分析Power to GND的目标阻抗（Target Impedance），目标阻抗（Target Impedance）是进行PI分析时的关键参数，尽管最终要在时域中测量和验证电源噪声，但是首先要设计和优化PDN的阻抗特性，然后再做时域上的测量和验证（如果有必要，以及瞬态时域电流已知），这样更简单、直接。对于走线特性的分析，一般要借助于提取走线的S参数进行分析，常用的指标是S11（Return Loss，回波损耗，也称反射系数）和S21（Insert Loss，插入损耗，也称顺向穿透系数）。在SIwave中还可以根据TDR（时域反射计）分析走线阻抗不连续的地方。

ANSYS HFSS是一个被广泛应用的3D全波电磁仿真软件，采用[17]有限元素分析法（Finite Element Method，FEM），是目前业界在模拟准度上最被广泛认可的3D EM Tool，对高速信号通道中的PCB、过孔、封装和连接器等进行精确的建模、仿真与设计，能够有效分析3D结构的谐振特性和辐射特性。

ANSYS Q3D Extracotr的功能和HFSS类似，但功能没HFSS那么强，在低频时比较实用，主要应用于二维和三维结构的准静态电磁场RLGC参数的提取，并计算得到电流分布、电压分布、CG和RL参数矩阵。

2.5.3 CST

CST是基于FDTD（时域有限差分法）电磁场求解算法的高频结构电磁仿真器，它能对3D复杂结构进行高精度的仿真，在超宽带的计算上有时间优势，在电大尺寸的仿真分析时精度较高。CST是为快速、精确仿真电磁场高频问题而专门开发的EDA工具，是基于PC及Windows环境下的仿真软件。它主要应用在复杂设计和更高的谐振结构中。CST通过散射参数使电磁场元件结合在一起。它把复杂的系统分离成更小的子单元，通过对系统每一个单元行为的S参数的描述，可以快速地分析和降低系统所需的内存。CST考虑了在子单元之间高阶模式的耦合，结构分成小部分而没有影响系统的准确性。传统的电路仿真软件仿真是快速的，但是当考虑集肤效应损耗和材料的复杂性时，结果的准确性将受到大幅度的影响。CST的3D仿真软件克服了这种限制，可以解决任意几何形状下所建立的麦克斯韦方程，包括复杂的材料模式。CST MICROWAVE STUDIO可以应用在仿真电磁场领域，包括应用在大多数的高频电磁场问题上，如移动通信、无线设计、信号完整性和电磁兼容（EMC）等。其具体应用范围包括耦合器、滤波器、平面结构电路、连接器、IC封装、各种类型天线、微波元器件、蓝牙技术和电磁兼容/干扰等。其分析的指标范围包含TDR、Signal Integrity、Thermal analysis、Packaging、Power Integrity、EMC/EMI、Cross Talk、IR Drop、Filter Analysis、Antenna directivity、Antenna Performance、SAR、RFID和Sensors。

CST2013是目前的最新版本，包含的工作室有CST MICROWAVE、CST EM STUDIO、CST PARTICLE STUDIO、CST MPHYSICS STUDIO、CST DESIGN STUDIO、CST PCB STUDIO、CST CABLE STUDIO和CST MICROSTRIPES。其图形工作界面如图2-101所示。图2-101 CST2013图形工作界面

2.5.4 AWR Design Environment

AWR Design Environment中的Microwave Office软件（10.04版本的图形界面如图2-102所示）是一款与ADS类似的仿真软件，采用矩量法（Method of Momentum，MoM）。该软件是通过两个模拟器来对微波平面电路进行模拟和仿真的。对于由集总元件构成的电路，用电路的方法来处理较为简便。该软件设有VoltaireXL模拟器来处理集总元件构成的微波平面电路问题。而对于由具体的微带几何图形构成的分布参数微波平面电路则采用场的方法较为有效，该软件采用EMSight的模拟器来处理任何多层平面结构的三维电磁场问题。图2-102 AWR Design Environment 2012 10.04界面

VoltaireXL模拟器内设一个元件库，在建立电路模型时，可以调出微波电路所用的元件，其中无源器件有电感、电阻、电容、谐振电路、微带线、带状线和同轴线等，非线性器件有双极晶体管、场效应晶体管和二极管等。

EMSight模拟器是一个三维电磁场模拟程序包，可用于平面高频电路和天线结构的分析。其特点是把修正谱域矩量法与直观的视窗图形用户界面（GUI）技术结合起来，使得计算速度加快许多。它可以分析射频集成电路（RFIC）、微波单片集成电路（MMIC）、微带贴片天线和高速印制电路（PCB）等的电气特性。

2.6 本章小结

本章对硬件电路的概要设计及开发平台进行了论述。对与硬件开发相关的ID及结构设计、软件系统的开发做了简洁的相关论述；对硬件开发概要设计中的信号完整性的可行性、电源完整性的可行性、EMC的可行性、结构与散热的可行性、测试的可行性、工艺的可行性、硬件系统的框图设计、关键链路的设计、硬件系统的电源设计方案和系统工作的时钟分配图进行了框架性的论述；对于目前电路设计中常用的PCB开发工具、PCB开发辅助工具、RF及3D电磁场求解工具进行了说明和对比。

第3章 信号完整性（SI）分析方法

3.1 信号完整性分析概述

从广义上讲，信号完整性指的是在高速电路设计中由互连线所引起的所有问题。研究信号完整性，可以根据信号的时域特性和频域特性，从时域和频域两个角度去研究。信号具备信号完整性，是指接收端能够接收到符合逻辑电平要求、时序要求和相位要求的信号。在系统互连的设计中，需要研究互连线、输送的信号、过孔及器件之间的相互影响。[7]

对信号完整性的研究，可以归结为以下四类：（1）单一网络的信号完整性问题；（2）两个或多个网络间的串扰；（3）电源和地分配中的轨道塌陷；（4）来自整个系统的电磁干扰和辐射。

从产生信号完整性的根源上考虑，可以将产生信号完整性的原因分为以下几个。（1）信号上升时间变短。信号的上升时间变短，从频域的角度来看，信号所对应的频带宽度变大，信号所对应的最高截止频率变高。过高频率的信号在信号传输时，会从发送端经过器件的互连发送到接收端，过高频率的信号在传输的过程中会出现反射、串扰和色散等因素。从能量的角度考虑，高频部分的能量会过多消耗在传输路径上，从而导致接收端接收到的能量达不到阈值，不能达到进行正确逻辑判断的需求，从而导致了逻辑电平的传输错误。（2）芯片的工作电压变低，噪声容限变小。随着芯片技术的发展，芯片的供电电压越来越低，相应芯片的噪声容限越来越小，噪声容限变小，导致信号在受到外部噪声干扰时，容易出现电平值的错误翻转。（3）PCB器件布局及布线密度越来越高，寄生效应增强，串扰加大。随着现在对系统功能的要求越来越多，体积的越来越小，PCB布局和布线的密度不断加大，因为互连和器件的封装所带来的容性和感性的寄生效应越来越严重，加大了信号彼此之间的干扰，不仅同平面的信号和器件之间相互影响，相邻层面的信号之间的影响也越来越严重。（4）电源与地噪声所带来的信号高低电平阈值范围的缩小。电源与地平面的噪声来源主要有VRM、CoreIO跳变带来的噪声、平面谐振噪声、临近电源耦合的噪声和其他耦合的噪声等。信号的传输需要有一个参考平面，当参考平面上有波动的噪声时，走线所参考的电势也相应会发生变化，即信号所呈现出的电平值是一个波动的范围。因为参考平面上噪声的存在，所以高低电平的阈值范围就会减小，甚至发生错误的翻转。又因为电源噪声的影响，使信号的噪声容限变小、时序容限变小，并带来一定的EMI干扰。因为噪声的影响带来的电源电压波动如图3-1所示，噪声引起的电源辐射如图3-2所示。图3-1 噪声引起的电压波动图3-2 噪声引起的电源辐射

因此，在兼顾其他因素影响的情况下（PI问题）对信号的完整性问题进行研究，为实现信号的有效传输，需要保证信号波形的完整和信号时序的完整。我们所做的所有工作都是围绕这一根本性目标展开的。

信号完整性的问题，都可以用电压或电流的变化速度来衡量，即dV/dt或dI/dt，信号上升沿的时间越短，dV/dt或dI/dt的值就越大。对于dV/dt或dI/dt的有效理解，需要借助于对互连线阻抗的理解。如果能够对阻抗有深入的理解，把器件之间互连线的物理设计与互连线的阻抗联系起来，就可以在设计的过程中消除很多的信号完整性问题。在PCB设计的过程中，阻抗特性可以用来对信号完整性问题进行量化分析，能够从根本上对信号的完整性问题进行分析和处理。

对于四类信号完整性问题，为了保证信号的质量，在设计PCB走线时需要使信号在经过整个互连线时所感受的阻抗相同；为减小网络之间的串扰，应尽量加大走线之间的间距并使走线与其非理想的返回路径之间的互感最小；为了减小轨道塌陷的幅度，需要使电源/地路径的阻抗尽量减少，当阻抗较高不符合设计要求时，可以充分利用电源与地平面之间的耦合及添加相应的符合谐振特性的去耦电容，同时减小△I噪声；为减小电磁干扰，应尽量减小传输信号的带宽，并尽量使地阻抗达到最小；对于EMI，可以采取一定的屏蔽措施。

在进行高速PCB设计时，考虑到PCB设计的实际操作，在操作中需要考虑的主要因素有PCB叠层结构（PCB Layer Stackup）、阻抗（Impedance）、器件互连的拓扑结构（Interconnect Topologies）、延迟（Delay Matching）、串扰（Cross Talk）、时序（Timing）、电源完整性（Power Integrity）、电磁兼容和电磁干扰分析（EMC and EMI）。

3.2 信号的时域与频域

正弦波是频域中唯一存在的波形，对于正弦波的数学描述，需要三个参量：频率、幅度和初相位。频率通常用f来表示，是指每秒包含的完整正弦波的周期数，单位是Hz；幅度是中间值之上的波峰高度的最大值；初相位以圆周、弧度或度为单位，它给出的是在时间轴起点处波的起始位置。一般为了简化分析，在频域中一般以频率和幅度为坐标轴画出两个值，即不同的频率对应不同的幅度。时域中的正弦波及其对应的频域分布如图3-3所示。一个方波信号可以由多个不同频率的正弦波叠加而成，其叠加过程如图3-4所示。

傅里叶变换可以将信号从时域变换到频域，傅里叶逆变换可以将信号从频域还原为时域。常用的傅里叶变换有傅里叶积分（FI）和离散傅里叶变换（DFT）。这两种算法在日常中都会得到应用，虽然两者之间的算法有区别，但是它们的共性是将时域波形变换成频域频谱。图3-3 时域中的正弦波及其对应的频域分布图3-4 正弦波叠加为方波信号

信号是反映信息变化的物理表现，信号的特性可以从时域和频域两个方面来描述。时域比较直观，能够从时间和信号的波形来观察结果，但是不容易发现和解决问题；频域分析会采用不同的频率对应不同的阻抗特性，比较容易定位问题点，从而解决问题，但频域分析没有明确的指标可以参考。时域是随时间变化的，是实实在在的信号波形，是唯一客观存在的域，傅里叶变换可以将时域波形变换成由其正弦波频率分量组成的频谱；而频域是一个数学构造，是一个遵循特定规则的数学范畴，傅里叶逆变换可以将每个频率分量变换成其对应的正弦波。正弦波是频域唯一的波形，即在频域中正弦波是对频域的描述。频域中的频谱表示的是时域波形包含的所有正弦波的幅度，当知道了信号的频谱分析后，如果想得到其对应的时域波形，只需要将每个频率分量变换成它对应的正弦波，再将其全部叠加即可。从图3-5[18]中可以清楚地看出时域与频域的关系。图3-5 时域与频域的关系

波形上升时间越短，信号带宽越大，包含的高频成分越多。对信号带宽的定义最常用的有以下两种：BW=0.3/TrBW=0.5/Tr

这两种方式在分析信号的带宽时都可以采用，使用BW=0.5/T时，r对设计的要求更高。

在实际的电路系统设计中，因为器件之间互连所存在的寄生电容和寄生电感的影响，各种频率的信号相互作用，从而产生了各类信号完整性问题，做信号完整性分析的目的就是确保这一带宽内各个频率成分的正弦波都能够有效地从发送端传到接收端，在这个频率范围内的信号对系统的设计都不会产生太大的影响。定义的这个带宽是一个相对比较模糊的概念，只是给大家做信号分析时有一个参考的标准，在该频段内的信号最需要做特别的分析，它对设计造成的影响可能最大；高于这个频段一定范围内的频点可能会对系统有一定的影响，也可能没有影响；远高于这个带宽内的频点不会对设计的信号造成影响，在分析时可以忽略。

我们所要分析的信号都是由不同频率点的正弦波信号组成的，当正弦波信号到某个频点后，在PCB路径上进行传播时，会衰减得特别快。研究信号完整性的目的就是为了使设计的系统具有较强的鲁棒特性，具有较大的设计余量，当系统设计中出现问题时能够准确地定位问题所在。为了对信号进行分析，需要确定这个频点。通过IC Datasheet或对信号的实际测量可以得到信号的上升时间T（一般指r10％～90％信号上升时间），从而得到信号的BW，明确了BW，就明确了要分析的信号的分析范围，在频域内就对应一个个的频点。在PCB设计之前，可以通过软件仿真进行S参数仿真分析，分析其中可能存在的问题。当确定了BW后，在该BW频带内进行S参数仿真频段设定如图3-6所示，S参数回波损耗如图3-7所示，从仿真结果可以看出，随着频率的增加，信号的衰减越来越严重。图3-6 S参数仿真频段设定图3-7 S参数回波损耗（Return Loss）

3.3 传输线理论

在低速通信的PCB设计中，通信速率都不快，信号的上升时间相对比较长，信号边沿变换比较缓慢，带宽较小，在进行器件的互连设计时，各个器件之间彼此都是透明传输的，只要发送端与接收端能够正确互连，就可以完美地实现系统的功能。在低速设计中，信号从发送端发送，都会完美地被接收端接受，信号在传输过程中不会出现幅度、相位及时序的问题，可以认为电源模块能够满足负载的实时供电，信号完美传送，因此可以将低速设计认为是静态的设计。在高速设计中，信号通信的频率都比较快，信号的边沿上升时间逐渐变短，信号的带宽增大，包含的频率成分越来越丰富，在进行器件的互连时，由于走线、PCB之间填充的电介质、器件与器件之间、过孔等PCB各类组成部件各种寄生参数的影响，所以信号会出现信号完整性问题，在接收端接收到的信号幅度会出现衰减，相位和时序会发生变化；供电模块与去耦电容无法实时响应负载对供电的需求，电源与地平面充斥着噪声，信号的传递不再是独立的传输而是与寄生的参数相互作用着传输。为了能够对高速信号的传输过程进行精确描述，使信号在接收端能够在其逻辑阈值内对发送信号进行解析，传输线理论在这一类分析中得到了广泛应用。

何为传输线呢？传输线就如同高速公路一样，高速公路需要双向的车道满足不同方向的行车需求，同样的对高速信号而言，需要两个通道来满足信号的传输和回流，这就是通常所说的信号路径与信号回流路径（也称信号参考路径）。传输线是一种简单的电气结构，由两个金属层及夹在两个金属层之间的电介质绝缘层组成。针对PCB来说，传输线中常用的金属是铜，常用的电介质是FR4（一种玻璃纤维聚酯的混合物）。在高速电路设计中常用的两种传输线是微带线和带状线，微带线的模型如图3-8所示，带状线的模型如图3-9所示，微带线分布在PCB的最外层，一般只有一边有参考平面，带状线分布在层内，有两个参考平面。图3-8 微带线的模型图3-9 带状线的模型

从传输线的结构中可以看出，利用传输线进行信号传输时，需要同时使用两根信号线进行数据的传输，如图3-10所示。在使用传输线理论进行分析时，是将传输线等效为一个参数模型的网络结构的，如图3-11所示。传输线的两根信号线一个用作信号传输的路径，即信号路径，另一个用作信号回流的路径，即返回路径或参考路径。在信号传输的过程中，信号是以电磁波的形式进行传播的，对于高速电路的理解，已经不能再用电路的“路”的思想去理解，而要用电磁场的“电”与“场”的理论去理解。高频信号在线路板上不是用电子的移动速度去传递的，而是用电磁场交替转换来传递的。在均匀介质中，电磁场会交替建立，一直沿着传输方向传播下去，在传播的过程中电磁场的强度会按照一定的衰减系数衰减，但不会改变电磁场的交替建立方式及传播方向。但当传输介质的物理特性发生变化时，电磁场的交替建立过程就不能顺利延续下去，电磁波就会改变其传输方式，对外的表现就是出现信号的反射和串扰，也就出现了信号完整性问题。电磁场在空间的传播及电磁空间分布如图3-12所示。图3-10 信号的传输路径与返回路径图3-11 传输线的参数模型网络结构图3-12 电磁场在空间的传播及电磁空间分布

在进行电路设计时，我们应该有一个认识，即电流永远都是一个回路，电流总是趋向于流向阻抗低的路径，返回电流最终必须回到其驱动IC的接地参考脚。信号的传输过程不是从发送端经过传输线的信号发送路径到达接收端，再从接收端经过返回路径返回到发送端的，而是信号在传输线周围空间形成交变的电磁场。在传输线上进行信号传输时，信号在发送路径和返回路径之间建立电磁场，从而使得两导线之间会产生电压，这个电压是沿着传输线逐步向前推进的。下面以[6]一个形象的例子来理解何为传输线的特性阻抗。

当信号沿着一条具有同样横截面的传输线移动时，假定把1V的阶梯波（Step Function）加到这条传输线中（把1V的电池连接到传输线的发送端，电压跨在发送线和回路之间），如图3-13所示，将1V电池和传输线连接后，这个电压阶梯波沿着该传输线以光速传播，传播的速度约为6英寸/ns，这个信号是发送线路和返回路径之间的电压差，可以通过发送线路的任何一点回路的相邻点来衡量。图3-13 发送梯形波信号到传输线

信号的能量在第一个0.01ns前进了0.06英寸，这时发送线路上有由电池提供的多余的正电荷，而回路有多余的负电荷。因为这两个电荷差维持传输线发送路径和返回路径之间的1V电压差，所以这两个导体之间也形成了一个电容器。在下一个0.01ns中，又要将下一段0.06英寸传输线两侧的电压从0V调整为1V，这就需要发送端再加一些正电荷到发送线路上，加一些负电荷到接收线路上。信号每向前移动0.06英寸，必须把更多的正电荷加到发送线路，而把更多的负电荷加到接收线路中。每隔0.01ns，必须对传输线路的另外一段进行充电，然后信号开始沿着这一段传播。电荷来自传输线前端的电池，当信号沿着传输线移动时，就给传输线连续部分充电，因而在发送线路和回路之间形成1V的电压差。每前进0.01ns，就从电池中获得一些电荷（±Q），恒定的时间间隔（±t）内从电池中流出的恒定的电量（±Q）就是一种恒定的电流。流入回路的负载电流实际上与流出的正电流相等，而且正好在信号波的前端，交流电流经由上、下线路组成的电容，最后结束整个循环过程，信号的推进过程如图3-14所示。图3-14 信号的推进过程

对于上面提到的电池，信号沿着传输线传播，并且每隔0.01ns对传输线的0.06英寸传输线段进行充电。从电源获得恒定的电流时，传输线看起来就像一个阻抗器，并且它的阻抗恒定，这可称为传输线路的浪涌阻抗（Surge Impedance）。同样的，当信号沿着线路传播时，在下一步之前（0.01ns之内），把这一步的电压提高到1V所需要供应的能量就涉及瞬态阻抗的概念。信号的电压是由信号源决定的，而电流的大小取决于每步长度的电容和电容充电时间的长短。只要信号的速度和单位长度的电容恒定，注入导线的电流就恒定，那么信号感受到的阻抗就恒定。把信号每步感受到的阻抗称为传输线的瞬态阻抗，沿着传输线往下走，信号将不断探测到每一步的瞬态阻抗，电场的建立过程如图3-15所示。图3-15 传输线中电场的建立过程

如果信号以恒定的速度沿着传输线传播，并且传输线具有相同的横截面，那么在0.01ns中每前进一步都需要相同的电荷量，以产生相同的信号电压。此时，信号沿着这条线前进时，会遭遇同样的瞬态阻抗，这被视为传输线的一个重要特性，称为特性阻抗。如果信号在传输过程中的每一步的特性阻抗都相同，那么该传输线可认为是可控阻抗的（Control Impedance）传输线。

对于信号的传输路径和返回路径的分析，需要分析传输线的分布电容和分布电感，以及传输线之间填充介质的介电常数。当信号在传输线上传输时，传输线对走线上信号的影响主要是传输线的分布电容、分布电感及介质对传输的电磁波的影响。当信号在传输线上传播时，每个时刻传输线上的点都有对应的电压分布与电流分布，电压与电流的比值就表示这个位置信号感受到的阻抗，这个参数是用来评测传输线对信号传输影响大小的一个关键参数。传输线的特性阻抗是分析信号传输的一把利器。特性阻抗或瞬态阻抗对信号传输品质而言非常重要。在传输过程中，如果下一步的阻抗和上一步的阻抗相等，则工作可顺利进行，但若阻抗发生变化（阻抗不匹配），则会出现一些问题。为了达到最佳信号的品质，设计目标是在信号传输的过程中尽量保持阻抗稳定，因此首先必须保持传输线特性阻抗的稳定（在设计中要求PCB阻抗可控）。

影响特性阻抗的因素主要有线宽、介质厚度、介质的介电常数、PCB走线的铜皮厚度和PCB走线距离参考平面（或称信号回流平面）的距离。对于差分走线的差分特性阻抗来说，影响其走线特性阻抗的因素还有差分走线的线间距。微带线特性阻抗的计算（包含带状线与微带线）有多种方式，不管是微带线还是带状线，其主要区别是走线、参考平面、介质的叠层分布的不同。微带线与带状线特性阻抗的计算公式如图3-16所示，其中W是走线的宽度，T是敷铜的厚度，H是微带线或带状线距离参考平面的距离，ε是板材的介电常数；微带线在PCB的表面走线，信号的速度快于带状线，但是容易产生EMI干扰和串扰，带状线在参考平面的内层走线，信号速率相对微带线会慢些，但对外界的辐射要小。一般采用计算公式进行阻抗的计算比较费时，在工程设计中的阻抗计算一般是借助于软件进行初步的计算，并与PCB厂确认阻抗加工参数的合理性。应用比较普遍的阻抗计算工具Polar Si9000在2.4.7节已做了详细的论述，具体可以参阅Ploar Si9000部分对各类阻抗进行计算的内容。图3-16 微带线与带状线特性阻抗的计算公式

实际的传输线都是有损的，器件发送端的能量并不能全部被接收端无损地接收，传输线所带来的信号损耗主要包含阻性损耗、介质损[19]耗、相邻耦合损耗、反射损耗和辐射损耗。在分析传输线损耗时，会出现一些错综复杂的问题，如趋肤效应、邻近效应、表面粗糙度、复介电常数、介质损耗、随频率变化的阻抗特性和时延特性等，因此在进行传输线的损耗分析时，需要根据各个可能的情况进行综合分析。

阻性损耗主要是指因为导线自身的电阻所引起的损耗，在交流信号下，导线的阻抗会随着频率的变化而变化。因为工艺的原因，PCB走线的表面都会有一定的粗糙度，当信号的波长与PCB走线表面的粗糙颗粒相近时，会加剧阻性损耗，而且由于趋肤效应的影响，高频电流都集中在导体表面，这会进一步加剧导体的阻抗损耗。对于粗糙度的影响，一般在仿真软件中都有对应的参数设置，如图3-17所示是Siwave中对走线的表面粗糙度参数设置，可以分别设置TOP和BOTTOM走线层的Roughness。表面粗糙度通常使用表面凸起高度的均方根（RMS）来衡量，铜皮RMS常用值的范围是0.3～5.8Ωm，在低频设计时一般不考虑此参数，当信号的频率较高时，如5GHz、10GHz的常见高速信号，铜皮的表面粗糙度已经可以对信号的衰减造成很大影响，则在进行PCB加工时，在满足加工工艺的前提下，对高速信号应尽量采用表面粗糙度即RMS较小的铜箔，从而减小损耗，获得较好的信号传输性能。阻性损耗是影响高频损耗的其中一个主要的损耗。图3-17 表面粗糙度参数设置

介质损耗主要是由于信号以电磁波的形式在传输线中传播时，在介质中会产生极化，这类损耗与所采用板材的类别有关。在外加电场的影响下，介质中的带电粒子会沿着电场方向规则排列，电荷的规则移动会消耗电场的能量，从而对信号造成衰减，损耗信号的能量。对于介质损耗，一般采用损耗正切值tanδ来表示，δ称为损耗角，在进行高频板材选择时，此参数是需要额外关注的参数。同样，此参数在仿真软件中也有对应的参数设置。如图3-18所示是不同规格高频板材所对应的参数。图3-18 不同规格高频板材所对应的参数

相邻耦合损耗：由于串扰的影响，信号的能量一部分会耦合到其相邻信号，对临近信号造成不必要的干扰，同时衰减了自身的能量。相邻耦合损耗产生的过程如图3-19所示。图3-19 串扰导致耦合损耗

反射损耗的形成过程：反射的信号在传输线上来回传输，经历一次次的阻抗损耗、介质损耗和相邻耦合损耗，最终对信号的总能量造成损耗，该总的损耗就是反射损耗。

辐射损耗主要是指高频信号以电磁波的形式辐射出PCB，跑向板外。对于整板来说，辐射损耗会造成EMI干扰，对此可以进行PCB的远场与近场的辐射分析。

3.4 信号的反射与端接

在一个系统中，一个电气网络是一系列金属导体及由这些导体连接在一起的所有输入/输出端口的总和，一个电气网络至少包含三个元素：驱动端、传输互连结构和负载。信号出现反射的原因是传输互连结构中出现了阻抗不连续点，致使信号在传输线上传输的某个点或某几个点处出现了瞬态阻抗不连续的地方。对于信号的完整性问题，大多数都是由于单个网络引起的，而对单个网络来说，几乎所有的问题都来源于信号传输路径上的阻抗不连续所导致的反射。因此对单个网络信号完整性问题的研究，就是对这个网络的阻抗分布和反射特性的研究。相应的，为了解决信号传输时的阻抗不连续和信号反射的问题，阻抗的匹配与端接技术应运而生。

如何对反射的信号进行量化分析呢？下面从基本的原理入手，逐步分析这一问题。

如图3-20所示是阻抗突变的示意图，图中最底部为电路板上的大面积敷铜层（GND或Power电源平面），它是信号的返回路径。上面是传输线，S1比较宽，S2比较窄，很明显在S1和S2的交接处出现了阻抗不连续，根据阻抗计算公式应该是R

在交界面，虽然阻抗发生了变化，但是电压和电流一定都是连续的，这个结论一定要理解：电压和电流不可能出现一个断裂，即在交界面的左边一点和右边一点，它们的电压和电流都是相等的，这里的一点点可以当作微积分中的一小点来理解。

在分界面的左边一点点的S1中有：Z=V/I （1）s111

在分界面的右边一点点的S2中有：Z=V/I （2）s222

式中的V、V为分界面两侧的电压，I和I为分界面两侧的电1212流。

由上面的电压和电流连续性得知：V=V，I=I （3）1212

分析上面的三组方程，如果没有反射，它们是不可能同时成立的，因为R和R是不相等的。因此可以判定在分界面必定存在反射回源s1s2端的信号。V是由两部分组成的，即V和V，其中V是正向传输的电1ifi压，称为入射电压；V是在分界面处反射的电压，称为反射电压。Vf2是从S1经过分界面传送到S2的电压，称为传输电压，记为V。因为t在S1和S2的分界面处电压相等，所以有：V+V=Vift

在S1部分的入射电压V会在S1部分产生一个从S1流向S2的正向i电流I，反射电压V会产生一个从S2流向S1的反向电流I；区域S2的iff电流记为I。因为在分界面处电流也是相等的，所以有：tI-I=Iift

在S1部分和S2部分根据欧姆定律有：V/I=Ziis1V/I=Zffs1V/I=Ztts2

把这三个关系式代入到上面的两个电压和电流关系方程中可以得到：V/Z-V/Z=V/Z=（V+V）/Zis1fs1ts2ifs2（V-V）/Z=（V+V）/Zifs1ifs2

反射系数X定义为反射电压和输入电压的比值，即V/V。reflectfi

可求得：X=（Z-Z）/（Z+Z）。reflects2s1s1s2

传输系数Y定义为传输电压和输入电压的比值，即V/V。transti

可求得：Y=2×Z/（Z+Z）。transs2s1s2

归纳如下。

反射系数：X=（Z-Z）/（Z+Z）。reflects2s1s1s2

传输系数：Y=2×Z/（Z+Z）。transs2s1s2

反射是经常遇到的SI问题，我们只能无限地缩小它，却不能完全消除它。在波形能够接受的情况下尽量做到最大限度地抑制反射，这就是信号完整性分析中对反射所要做的工作。最重要的就是匹配电阻的阻值确定，匹配的端接确定（即采用何种匹配）。源端串接和接收端并接的匹配方式是不一样的。

有3种情况：阻抗相等、末端开路和末端短路。（1）Z=Z，即阻抗相等，X=0，即没有反射。s1s2reflect（2）Z=无穷大，X=1，即完全正反射，这时末端电压是入s2reflect射电压的2倍。（3）Z=0，X=-1，即完全负反射，反射信号可以理解为返s2reflect回路径上的回流，反射幅度与入射电压相等，但是极性相反，叠加的结果是末端电压为0，末端短路了，相当于接地了，阻抗为0，这种情况与短路类似。

引起传输线阻抗不连续的因素除传输线所呈现出的瞬态电阻特性外，容性阻抗引起的反射和感性阻抗引起的反射也是两个重要因素。在传输线上，借助于TDR可以方便地判断阻抗不连续的点，即可以在仿真软件中使用TDR来观测传输线的阻抗不连续点，也可以使用TDR测试仪器，测试PCB上传输线的阻抗不连续点。走线阻抗不连续所呈现出的对信号幅度的影响如图3-21所示，上部分是不同走线宽度的传输线，下面是随着信号在传输线上的传播，所呈现出的电压值，从波形图可以看出容性不连续容易造成信号幅度变低，感性阻抗容易造成信号幅度偏高。为充分理解容性阻抗不连续与感性阻抗不连续对信号[43]幅度的影响，对不同的电路结构进行了进一步的TDR分析，如图3-22所示。图3-21 走线阻抗不连续所呈现出的对信号幅度的影响图3-22 TDR分析容性与感性阻抗不连续对信号幅度的影响

一般信号发送端的阻抗较低，信号接收端的阻抗较高，如果发送端与接收端的阻抗不匹配，发送的信号会在发送端与接收端之间来回反射，信号的反射会出现过冲（Overshoot）和下冲（Undershoot），过冲是信号波形中出现的第一个波峰或波谷，下冲是第二个出现的波峰或波谷，反复的过冲与下冲会导致出现振铃现象，严重影响信号的完整性。信号Overshoot和Undershoot会影响信号的逻辑电平，如图3-23所示，确保信号在确定的逻辑阈值范围内，需要消除或减弱信号因反射所引起的各类问题。阻抗不连续是导致信号出现反射的根本原因，因此需要在解决信号反射的问题时找到其根本，解决信号发送端和接收端之间的阻抗不连续。为了解决信号发送端与接收端阻抗的不连续，需要人为加入匹配电阻消除或减弱因为阻抗不连续所导致的信号反射问题。图3-23 信号Overshoot、Undershoot与信号逻辑阈值范围图示

在进行匹配端接之前，需要考虑在什么情况下对走线做端接处理。这个没有统一的定论，但根据设计要求的不同，有确定的分析方法。分析信号在传输线上传输时，我们不是看信号工作的频率，而是看信号的带宽，看信号的有效频率，即Freq_knee=0.5/T或rFreq_knee=0.3/T。对信号的有效频率进行分析时，当信号上升时间rT与信号下降时间T不一致时，取两者中较小的时间作为计算的标准。rf一般当传输线走线的长度L≥T/（2×T）时，认为需要考虑对传输线rpr进行端接，其中T为信号的上升或下降时间，T为信号在PCB板材中rpr的传播速度。例如，对于FR4板材来说，信号在其上传输的速度是150ps/in，一个信号的上升时间是1ns，如果PCB走线的长度超过3.3in，就需要考虑对传输线的走线进行合理的端接。

在传输线上进行阻抗匹配主要有以下两种策略。

① 串联终端匹配：串联终端匹配是指在信号发送端添加额外的电阻，使源端阻抗与传输线的阻抗相匹配，即Z+R=Z。outto

② 并联终端匹配：并联终端匹配是使负载端的阻抗与传输线的特性阻抗匹配。

在电路设计中，需要根据实际的情况，选择合适的匹配方式，但一般很少会同时采用串联终端匹配和并联终端匹配，即使源端、传输线、负载的阻抗都匹配，因为如果这样，接收端就无法靠电压的反射得到足够的电压幅值了。

根据电路结构的不同，匹配的具体方式可以分为：①串联匹配；②末端并联下拉电阻匹配；③末端并联上拉电阻匹配；④戴维南匹配；⑤AC匹配等，其结构如图3-24所示。图3-24 各类端接方法的结构

试读结束[说明：试读内容隐藏了图片]

下载完整电子书