作者：高武
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
PET成像前端集成电路设计试读：
内容简介
本书针对正电子发射断层成像系统的需求，系统地介绍了辐射探测器前端集成电路的电路结构和设计方法学。全书分为三部分：第一部分主要介绍正电子发射断层成像前端读出电路的研究进展和发展动态分析、低噪声前端读出电路设计技术和电流模式前端读出电路设计技术等，第二部分主要介绍时间/数字转换器技术综述、低抖动延迟锁相环设计技术和多通道大动态范围时间/数字转换器设计技术等；第三部分给出多通道低功耗模拟/数字转换器的设计技术。全书最后给出对下一代正电子发射断层成像前端集成电路的展望。
本书适合集成电路设计领域的专业人员使用。序
正电子发射断层（简称PET）成像是一种能够无创再现体内生物分布的分子成像技术，是现代生物医学成像中最高层次的成像技术，也是21世纪探测生命体征和现象的重要手段，在临床诊断、生物医学研究和癌症普查等领域有着重要的潜在应用。目前，全球仅有少数几家公司能够研制和生产出PET设备，并长期垄断着全球市场，我国医院使用的PET设备基本上都依赖国际进口。相关数据显示，美国每百万人拥有PET和PET-CT的数量为5～6台，日本为3台，而我国仅为0.1台。在心脏的诊断检查方面，PET尤其适合，但在我国仅10％的PET和PET-CT用于心脏病诊断，而在美国这一比例高达56％。PET仪器开发已经成为各发达国家高校和科研院所的研究热点。
PET成像是核探测和核电子技术在生物医学成像方面的重要应用。PET成像系统主要由探测器、前端电子系统和成形平台三部分组成。其物理原理是基于由正电子和负电子湮灭产生的一对能量为511keV的伽马光子的探测，通过时间符合判断，形成响应曲线，将所有响应曲线数据进行融合和图像重建，就能对被测对象进行分子级成像。PET成像前端电子学是该设备的核心关键技术。
本书作者于2007年开始与法国国家科研中心、法国斯特拉斯堡大学开展国际合作，一直致力于辐射探测器前端读出专用集成电路的研究。2011年以来承担了国家重大科学仪器设备专项科研任务，研发了一系列前端读出大规模集成电路芯片。本书总结了PET前端读出专用集成电路方面近十年来的研究成果，以实际的研究项目为例，系统地介绍了低噪声前端读出集成电路、电流模式前端读出集成电路、多路TDC集成电路和多路ADC集成电路等。所有电路都经过投片验证，数据真实可靠。本书写作内容详尽、图文并茂，可以作为PET成像系统和核电子学研究生与工程师等相关科技工作者的参考书。
第1章、第3～8章由高武撰写，第2章由高德远撰写，第9章由胡永才撰写，全书由高武负责统稿，由胡永才负责审校。在本书的写作过程中，甘波、刘辉、李雄、李帅、姜东蛟、葛兴、吴梦施、段懿玮等参加了本书中的电路仿真、测试和文字编辑工作。由于作者水平所限，书中错误在所难免，敬请广大读出批评指正。作者2016年11月于西安
作者介绍
高武，男，1982年6月出生，博士，西北工业大学教授。2007年10月赴法国留学，2011年1月获得法国斯特拉斯堡大学微电子专业博士学位。在辐射探测器前端读出集成电路领域共发表文章30余篇。
高德远，男，1946年11月出生，西北工业大学教授，曾任西北工业大学副校长。1985—1987年在美国南加大进修超大规模集成电路系统设计。是国内最早从事该领域研究的专家之一。
胡永才，男，1956年8月生于北京，博士，1982年赴法国留学，1985年获得法国利摩日大学博士学位，现为法国国立斯特拉斯堡大学终身正教授。2010年5月起任西北工业大学教授。2010年12月入选第五批国家“千人计划”。第1章绪论1.1 PET成像技术简介
20世纪初，辐射现象的发现对整个世界产生了深远的影响。亨利·贝克勒教授及皮埃尔玛丽·居里夫妇因此获得诺贝尔物理学奖。这个工作随后被用于放射性诊断，开始是癌症疾病，后来发展到心脏和神经衰退性疾病。放射性已经开启了一种新的无创医学成像诊断技术的到来。与不能显示解剖结构的X射线成像不同，这种技术能够报告[1]分子水平的生物学机理的活动。它就是正电子发射断层（Positron Emission Tomography），简称为PET。
在过去的50多年里，虽然PET成像设备在外形上没有多大变化，但在技术和方法上发生了多次革命性的飞跃。许多人对一些概念的提出、完善做出了重要的贡献，并努力使其具有实用性。PET的发展过程，就是不断提高空间分辨率、灵敏度和PET系统的计数率特性的过程。这些性能主要由PET成像系统的探测器模组及其前端电子决定。
从20世纪50年代开始，人类脑病变的γ射线探测需要一种能够区分极少放射性标识的新型成像技术。到了1970年底，借助于对正电子湮灭后发射的一对γ光子的符合探测，第一台计算机辅助PET成像仪的开发很好地回应了这个问题。
在20世纪80年代，PET成像仪的研究主要集中在脑和心脏，因此，PET只需完成覆盖这些面积的探测。但是，全身临床PET的研发，开启了人类痼疾研究的新开端。临床诊断的需要成为PET的性能不断改进的驱动力。随着技术的发展，二维PET被三维PET取代，同时飞行时间差的测量能够改善PET图像的质量，因而，带飞行时间能力的PET的研发使PET性能有了一次大的飞跃。另外，最近几年兴起的用于生物医学研究的小动物PET在空间分辨率方面获得了长足进步，代表了PET发展的最高水平。与此同步，含PET成像功能的多模式医学成像设备已经走出实验室开始投入临床诊断。
PET的原理、探测器和电子如图1-1所示。PET图像的生成是通过病人食入、吸入或注射含放射性示踪剂的药物而实现的。PET成像使用的示踪剂一般含有两个特性。第一，能够与癌症细胞相结合，以致大量的示踪剂能够在癌细胞处积累。例如，氟-18（18F）能够与普通的葡萄糖相结合。因此，可以用来测量葡萄糖代谢。因为恶性肿瘤需要增加葡萄糖代谢，更多的氟-18将被积累在这些恶性肿瘤上。第二，当衰变时，该示踪剂能够发射一个正电子。当该正电子达到一定的热能，它将和病人体内的一个负电子发生湮灭，从而发射一对飞行方向相反511 keV的光子。这两个光子有足够的能量穿透病人身体，[2]，[3]并且撞击到探测器环上。[2]图1-1 PET成像原理
探测器环由一个闪烁晶体及光电探测器阵列组成。闪烁晶体吸收光子的能量将其转换为弱的闪烁可见光。这些弱的可见光可以被光电探测器转换成一份电荷，形成一个电信号。这个电信号然后被前端电子放大、成形、数字化和读出。
有了上述物理现象，两个方向相反的光子通过符合探测可以定义一条响应直线（Line of Response）。通过收集大量的符合事件，可以建立很多条响应直线。利用专门的断层成像算法，能够重建一幅湮灭位置分布的图像。该重建的图像可以再现病人体内癌细胞的位置。
在20世纪90年代中期，γ射线探测的进步和日益增多的采用正电子发射标记分子的研发，推动PET系统往主要由老鼠为代表的小动物成像领域发展。这是因为老鼠的基因有95％以上与人类相同，可以通过研究老鼠的生物现象来研究人类疾病和相关的诊疗手段。
与适用于人的临床PET相比，这些小动物成像需要改进包括空间分辨率和探测效率等系统性能。这是因为老鼠的体形仅为人类的1/30，而且老鼠的脑部仅为人类大脑的1/2500。因此，PET成像技术最明显的挑战是为人类开发的临床PET和实验室为老鼠开发的小动物PET的物理尺寸的差别。
目前，小动物PET成像系统能够取得的最好空间分辨率范围为1～2 mm半高宽（Full-width-at-half-maximum），取得的探测灵敏度范围为10％～15％，这些系统性能获得的小动物图像质量刚好能和临[4]，[5]床PET成像在质和量的能力上相近。为了到达上述性能，需要综合考虑探测器模组、前端电子和总体系统设计。1.2 前端电子学
传统的前端电子系统主要由模拟电路组成，其功能结构如图1-2所示。对于所有情况，前置放大器和成形器是必需的模块，接下来的[6]～[9]信号处理电路的形式则由具体的应用决定。在粒子检测系统中，成形器后接一个设定阈值的比较器（图1-2中的（a）），为了获得更精确的空间分辨率，需要测量粒子能量大小，早期实验装置利用脉冲信号的宽度代替能量的大小（图1-2中的（b）），但是不够准确。改进的处理方法是采用峰值采样保持电路采样最高点，并通过ADC进行数字化（图1-2中的（c）），得到的结果可以直接用于数字共中心评估算法，也可先用ADC进行数字化（图1-2中的（d）），再利用软件方法进行计算得到最高点的值。一个接在前置放大器之后的时间处理通道在一些化学和生物研究使用时间相关的成像中变得越来越重要。另外，基于时域反射的三维成像仪可以通过二维的成像系统加上一个精确的时间通道得到，这种技术使三维图像采集成为可能，其中正电[10]子发射断层成像就是典型的代表。图1-2 探测器前端读出电路结构框图
国外早在1980年就开始了前端读出集成电路的研究。实验证明，采用电荷灵敏前置放大器的电荷积分模式具有最好的噪声性能，因而在前端电子中得到广泛的应用。前置放大器最常用的解决方案有[12]～[14]基于折叠共源共栅结构的电荷灵敏放大器、差分结构前置放
[15][16]～[18]大器和电流模式的前置放大器。已研发的成形器包括单极半高斯CR-（RC）n脉冲成形器、双极半高斯CR2-（RC）n脉冲成形器和采用Ohkawa综合方法的仿真高斯成形器等。在国外模拟前端芯片中，已研发出峰值探测保持电路，在进行模/数转换之前，需要将成形器的输出电压的最高点进行采样。峰值探测有三种常用的方法：[19]采用单稳延迟电路和模拟存储器来采样峰值电压、专用的峰值跟[20][21]踪采样保持电路以及采用高速ADC采样半数字拟合算法。在前端电子的ADC研发方面，一般不采用Flash结构、半Flash和流水线结构，它们虽然能很好地满足速度要求，但是功耗大或设计难度大[22][23]，[24]。逐次逼近ADC和Wilkinson ADC结构简单，具有中速、高分辨率和低功耗等特点，设计也相对容易，已实现与低噪声前端读出芯片的集成。一般地，时间甄别器由高速高分辨率比较器来实现。根据输入信号的种类，可采用电流模式或者电压模式的比较器。自1990年以来，国外很多单位都致力于TDC新技术的研发。TDC的发展[25]经历基本上分为4个阶段，分别是模拟TDC、基于计数器的TDC、基于延迟锁相环的TDC和小于1 ps的TDC。基于时间放大器的TDC，[26]可以获得1.251 ps的分辨率。
基于以上基础技术，根据不同应用领域的需要，目前美国、挪威、法国、德国、日本等国家研发了不同类型的多路模拟前端读出芯片[11]，[27]～[29]。模拟前端读出电路芯片的低噪声优化方法及其新电路结构是前端电子学的一个研究热点。由美国NOVA R&D公司研发的RENA系列多路读出芯片和挪威IDEAS公司研发的VA32TA/VA64TA系列芯片已经量产，可提供高性能的成熟芯片为系统研发商所用。在0 pF探测器电容条件下，其ENC约为50 e−。基于这些芯片，IDEAS公司能够提供探测器模组如图所示。
法国CEA研发的用于航天的模拟前端读出芯片，其噪声指标达到33e−@0 pF，这是目前模拟前端芯片的最好噪声指标。近年来，日本航天探测局也开始研发适用于空间用的模拟前端读出芯片，性能已经优化至88e−@0 pF。
国外对于前端电子学研究的另一个热点是探测器数字前端读出芯片的设计和应用。数字前端的概念最早在20世纪90年代的LHC实验[18]FERMI项目中提出，主要提出了可编程数字前端微体系结构和关键电路技术，但是限于当时技术水平，没有进行物理实验。随后，欧洲核子研究中心和意大利核物理国家实验室开展了用于ALICE实验的[7]硅传感器数字前端读出电路，由前置放大器、模拟存储器和逐次逼近ADC等电路组成，采用CMOS 0.25 μm工艺设计和制造，并且采用抗辐射版图技术，完成了辐射效应的评估，但噪声水平在500e−左右，需要进一步改进。另外，巴黎六大J．Genat等人采用180 nm和130 nm CMOS工艺设计了一种用于硅条探测器的半数字前端读出电路[30]，包括前置放大器、成形器、模拟存储器和斜坡ADC等。噪声水平分别为375e−和625e−@0 pF。该研究组也正在研究128路数字前端[30]集成电路和90 nm数字前端芯片。
对比传统的模拟前端，数字前端在读出方法、电路结构和性能评估等方面有较大不同，比较依赖数字电路技术，属于前端电子学新方法、新结构和新应用的范畴。目前，数字前端电路的CMOS工艺节点已迁移至130 nm，模拟电路静态功耗降至245 μW/channel，是模拟前端的十分之一。但是最好等效噪声电荷值为375e−@0 pF，为模拟前端的11倍。数字前端噪声较大，需要通过研究来进行进一步的优化。
国内西北工业大学、清华大学、中科院高能所、中科院近物所、中国科技大学、国防科技大学、西安电子科技大学等开始了前端读出ASIC设计的研究。中科院高能所围绕高能物理实验、探月工程和深空探测卫星等需求，主要开展了多阳极光电倍增管和GEM探测器读[31]出ASIC设计以及抗辐射半导体多通道读出芯片的研究。清华大学开展了CZT探测器、HPGe探测器及气体探测器等读出电路研究，同时也涉猎采用分立电子元器件实现的数字前端电子及数字滤波成形算[32]法的研究。国防科技大学和西安电子科技大学等单位也开展了核辐射探测器前端电子设计方法学的研究。
西北工业大学从2007年开始从事辐射探测器前端读出集成电路的研究与开发，与法国斯特拉斯堡大学合作开展了PMT、SiPM、CZT等前端读出电路的研究，重点进行PET成像用前端读出ASIC、多[23]，[33]，[34]通道ADC和TDC等电路的研发。在PET成像前端读出电路方面，提出采用电流模式读出策略对多阳极光电倍增管输出信号进行读出和处理，取得了创新性的研究成果。在多通路ADC设计方面，提出采用基于延迟锁相环矩阵进行时间内插的单斜坡多路ADC体系结构，能够获得12位分辨率、2.5 MS/s采样率和0.5 mW单路功耗，该成果发表在国际顶级期刊上并受到同行的好评。在TDC研制方面，已研制出70 ps精度的高分辨率多路TDC，并应用到64通路PET前端读出电路中。2011年以来，开展了用于CZT和Si-PIN探测器的低噪声抗辐射读出电路芯片的研发，目前已完成6款原型芯片的研制，其噪声性能已经达到国际先进水平。1.3 本书的主要内容及安排
本书将围绕PET成像前端读出专用集成电路设计，介绍PET成像前端电子系统基本结构、前端读出专用集成电路、TDC和ADC设计关键技术，综述了PET前端电子技术、模拟前端电路技术、TDC技术和ADC技术等，以设计项目为例，详细描述了低噪声模拟前端集成电路、电流模式模拟前端电路、锁相环电路设计、多路高精度TDC设计、低功耗多路ADC设计。
本书各章节内容安排如下：
第2章概述PET成像前端电子学。分别介绍PET探测器信号处理和相应前端电子学、PET成像前端电子学研究进展、PET成像前端电子学的发展动态。
第3章介绍低噪声模拟前端集成电路设计技术。以CZT探测器前端读出ASIC为例，分别介绍CZT探测器前端读出芯片的研究进展、设计需求、电荷灵敏放大器等各关键电路模块描述、噪声优化方法、实验结果及讨论等。
第4章介绍电流模式模拟前端集成电路设计技术。以MCP探测器前端读出ASIC为例，分别介绍设计指标和电路结构、跨阻前置放大器等关键电路模块描述、实验结果和讨论等。
第5章综述现有的TDC集成电路技术。首先介绍TDC的主要性能指标，其次综述四代TDC技术，并做了比较，最后描述用于PET成像的TDC技术。
第6章介绍低抖动多相位延迟锁相环设计技术。分别介绍延迟锁相环设计技术概述、多相位延迟锁相环的设计、电荷泵延迟锁相环优化设计技术等，是TDC设计的基础。
第7章详细介绍多通道大动态范围TDC设计技术。首先介绍PET成像用TDC电路的主要设计考虑，其次描述一款625 ps多通道粗细两级TDC的设计技术，最后介绍一款基于延迟锁相环阵列的多通道TDC的设计技术。
第8章介绍多通道低功耗ADC的设计技术。首先介绍基于时间的ADC技术综述，其次详细讨论用于PET成像的基于时间的ADC设计技术，并给出这类ADC的误差分析，最后给出实验结果和讨论。
第9章描述下一代PET成像前端读出电路展望，分别介绍全数字输出的单片多通道前端读出芯片、采用数字后处理算法的前端读出芯片和基于多阈值采样方法的前端读出芯片的下一步展望。参考文献
[1]S Salvador．Conception et realisation d'un module de detection d'un tomographe a emission de positrons dedie a l'imagerie du petit animal．PhD thesis，University of Strasbourg，2009．
[2]D W Townsend．Physical principles and technology of clinical pet imaging．Annals Academy of Medicine，33（2）：133-145，2004．
[3]D Burdette et al.，Very High Resolution Small Animal PET in Strong Magnetic Fields，2006 IEEE Nuclear Science Symposium Conference Record，pp．2417-2420，2006．
[4]D Brasse，I Piqueras，and J-L．Guyonnet．Design of a small animal pet system high detection efficiency．Nuclear Science Symposium Conference Record，2004 IEEE，4：2412-2416，2004．
[5]G D Hutchins，M A Miller，V C Soon，and T Receveur．Small animal pet imaging．ILAR Journal，49 （1）：54-65，2008．
[6]G De Geronimo，D Christian，and C Bebek．Integrated Circuit Design in US High-Energy Physics．Physics，11（4）：92-93，2013．
[7]W Gao，H Liu，B Gan，and Y Hu．Characteristics of a Multichannel Low-Noise Front-End ASIC for CZT-Based Small Animal PET Imaging．Nuclear Instruments and Methods in Physics Research，745（5）：57-62，2014．
[8] P Grybos．Front-end Electronics for Multichannel Semiconductor Detector Systems．Editorial Series on Accelerator Secience，Warsa University of Technology，2010．
[9]H Spieler．Front-end electronics and trigger systems-Status and challenges．Nuclear Instruments and Methods in Physics Research，581（1-2）：65-79，2007．
[10]N Ollivier-Henry，W Gao，and X Fang．Design and Characteristics of a Multichannel Front-End ASIC Using Current-Mode CSA for Small-Animal PET Imaging．IEEE Transactions on Biomedical Circuits and Systems，5（1）：90-99，2011．
[11]N Demaria．CHIPIX65：Development of an innovative pixel chip in 65nm CMOS technology for high particle fluxes and radiation experiments and future colliders HL_LHC of new generation．CHIPIX65 Meeting，2013．
[12]S Robert，J-F．Pratte．Design and performance of 0.18-um CMOS charge preamplifiers for APD-based PET scanners．Nuclear Science Symposium Conference Record，2003 IEEE，2：1242-1246，2003．
[13] K T Z Oo，E Mandelli，and W W Moses．A High-Speed Low-Noise 16-Channel CSA With Automatic Leakage Compensation In 0.35-um CMOS Process for APD-Based PET Detectors．IEEE Transactions on Nuclear Science，54（3）：444-453，2007．
[14]Z Y Chang，and W M C Sansen．Low noise wide-band amplifiers in bipolar and CMOS technologies．Kluwer Press，1991．
[15]P Fischer，I Peric，and M Ritzert．Multi-Channel Readout ASIC for ToF-PET．Nuclear Science Symposium Conference Record，2006 IEEE，4：2523-2527，2006．
[16]W Gao．A Low-noise front-end readout chip integrated with a high-resolution TDC for APD-based small-animal PET．Advancements in Nuclear Instrumentation Measurement Methods and their Applications （ANIMMA），2009 First International Conference，1-6，2009．
[17] M Sampietro，L Fasoli，and G Bertuccio．Current mirror reset for low-power BiCMOS charge amplifier．Nuclear Instruments and Methods in Physics Research，43950（85）：373-377，2000．
[18]X C Fang，W Gao，and Ch Hu-Gao．Development of a Low-Noise Front-End Readout Chip Integrated With a High-Resolution TDC for APD-Based Small-Animal PET．IEEE Transactions on Nuclear Science，58（2）：370-377，2011．
[19]N Ollivier-Henry．A front-end readout mixed chip for high-efficiency small animal PET imaging．Nuclear Instruments and Methods in Physics Research，571（1-2）：312-316，2007．
[20]G D Geronimo，P O'Connor，and A Kandasamy．Analog CMOS Peak Detect and Hold Circuits：Parts I．Analysis of the Classical Configuation．Nuclear Instruments and Methods in Physics Research，4845030 （85）：533-543，2002．
[21]P E Vert，J Lecoq，and G Montarou．Innovative Electronics Architecture for PET Imaging．Nuclear Science Symposium Conference Record，2006 IEEE，5：3057-3059，2006．
[22]B Le，T W Rondeau，and J H Reed．Analog-to-digital converters．IEEE Signal Processing Magazine，22 （6）：69-77，2005．
[23]W Gao，D Gao，and C Hu-Guo．Design and Characteristics of an Integrated Multichannel Ramp ADC Using Digital DLL Techniques for Small Animal PET Imaging．IEEE Transactions on Nuclear Science，58（5）：2161-2168，2011．
[24]E Delagnes，D Breton，F lugiez，and R Rahmanifard．A Low Power Multi-Channel Single Ramp ADC With Up to 3.2 GHz Virtual Clock．IEEE Transactions on Nuclear Science，54（5）：1735-1742，2007．
[25]S Henzler，S Koeppe，D Lorenz，and W Kamp．A Local Passive Time Interpolation Concept for Variation-Tolerant High-Resolution Time-to-Digital Conversion．IEEE Journal of Solid-State Circuits，43 （7）：1666-1676，2008．
[26]M Lee and A Abidi．A 9 b，1.25 ps Resolution Coarse-Fine Time-to-Digital Converter in 90 nm CMOS that Amplifies a Time Residue．IEEE Journal of Solid-State Circuits，43（4）：769-777，2008．
[27]O Gevin，P Baron，and X Coppolani．IDeF-X ECLAIRs：A CMOS ASIC for the Readout of CdTe and CdZnTe Detectors for High Resolution Spectroscopy．IEEE Transactions on Nuclear Science，56 （4）：2351-2359，2009．
[28] G De Geronimo，P O'Connor，and J Grosholz．A generation of CMOS readout ASICs for CZT detectors．Nuclear Science Symposium Conference Record，1999 IEEE，1：518-528，1999．
[29]T O Tumer，V B Cajipe，and M Clajus．Multi-Channel Front-End Readout IC for Position Sensitive Solid-State Detectors．2006 IEEE Nuclear Science Symposium Conference Record，1：384-388，2006．
[30]J-F Genat．A 130nm CMOS Evaluation Digitizer Chip for Silicon Strips readout at the ILC．TWEPP-07 Topical Workshop on Electronics for Particle Physics，2007．
[31]王铮．ASIC研究进展．核探测与核电子学国家重点实验室年会，2012．
[32]J Luo，Z Deng，H Li，and Y Liu．Development of a low noise readout ASIC for CZT detectors for gamma-ray spectroscopy applications．Journal of Instrumentation，7（8）：8030，2012．
[33]W Gao，D Gao，and D Brasse．Precise Multiphase Clock Generation Using Low-Jitter Delay-Locked Loop Techniques for Positron Emission Tomography Imaging．IEEE Transactions on Nuclear Science，57 （3）：1063-1070，2010．
[34]W Gao，D Gao，and C Hu-Guo．Design of a 12-Bit 2.5 MS/s Integrated Multi-Channel Single-Ramp Analog-to-Digital Converter for Imaging Detector Systems．IEEE Transactions on Instrumentation and Measurement，60（6）：1942-1951，2011．第2章PET成像前端电子学概述
PET的发展过程，就是不断提高空间分辨率、灵敏度和PET系统的计数率特性的过程。这些性能主要由PET成像系统的探测器模组及其前端电子决定。为了缩小仪器体积、简化前端电子系统设计和提高系统可靠性，PET成像系统采用多通道的专用集成电路芯片处理来自多通道探测器的前端弱信号是非常必要的。
本章主要介绍PET探测器前端电子学和PET成像专用大规模集成电路的研究进展。2.1 PET探测器前端微电子学
PET前端微电子学指的是采用大规模集成电路的方法，将PET探测器信号进行读出和处理的硬件集成电路技术。从探测器读出信号并进行处理是PET系统的一个关键技术，也是高性能PET的瓶颈。一般来说，前端电子系统需要从光电探测器生成的电流信号获得两个物理参数用于成像：一个是生成的电荷总量，另一个是被探测到粒子的时间标记。前者的测量一般称为能量测量，需要前置放大器、积分器和模拟存储器等；后者的测量一般称为时间测量，需要鉴别器和时间测量电路等。
经典的PET前端电子系统基本结构如图2-1所示。它由光电探测器、前置放大器、脉冲成形器、峰值探测器、模/数转换器（ADC）、先入先出缓冲器（FIFO）和数字信号处理子系统等组成。每个探测器通道的信号流从探测器到数字信号处理子系统，可分为以下几步：光电转换、信号采集、脉冲高度分析、峰值探测和保持、信[1]号数字化和数字信号处理等。[1]图2-1 经典的PET前端电子系统基本结构和信号流2.1.1 光电转换
PET系统中的γ光的探测和光电转换是通过探测器模组来完成的。传统的探测器模组由单个的铊掺杂碘化钠（NaI）闪烁晶体组成，[2]每个晶体都绑定一个光电倍增管。后来又发现锗化铋（Bi4Ge3O12或BGO），并由于它能更高效地探测γ射线而被使用。其他的一些晶体包括氟化钡（BaF2）、铝化钇（YAlO3［Ce］或YAP）和掺铈硅酸钆（Gd2SiO5或GSO）。近年来，新型闪烁晶体，例如掺铈硅酸镥（Lu2SiO5或LSO）和掺铈钇硅酸镥（LYSO）已经大大提升了PET系统的性能。
光电探测器是吸收光子能量并将其转换成电子-空穴对的传感器。实际上，是将可见光转换成电压或电流信号，以便被模拟和数字信号电路进行处理。光电探测器种类较多，家族成员包括光电倍增管（PMT）、混合光子探测器（HPD）、硅光电倍增阵列（SiPM）、雪崩二极管（APD）、微通道面板（MCP）、碲化镉/碲锌镉（CdTe/CdZnTe）和CMOS探测器等。常用的PET成像光电探测器如表2-1所示。表2-1 常用PET成像光电探测器
其中，PMT、APD和SiPM需要采用闪烁晶体将伽马射线转换成闪烁光，而CZT或CdTe探测器能直接将伽马射线转换成电荷，不需要使用闪烁晶体。由表2-1可以看出，PMT、SiPM的增益较大，产生电荷量较多，输出信号幅度较大，可以直接进行成形滤波处理后使用。而APD、CZT或CdTe探测器增益较低，产生电荷量较少，使得输出信号幅度较小，需要超低噪声前端电子学配合才能完成信号读出和处理。
虽然上述光电探测器采用不同的方法实现，但是它们有类似的模型。图2-2（a）给出了一个由偏置电阻和反偏二极管组成的简单DC模型。基本上，偏置电压都是高压。图2-2（b）给出了光电探测器的小信号模型。这个模型由四部分组成：电流源、探测器电容、探测器电感和漏电流源。每个像素级探测器的电容为0.1～10 pF/像素。但是，光电倍增管的电容相对较大，值的范围为3～30 pF。电流源建模是因为移动的电荷。因为探测器的输出是高频信号，导线的电感需要仔细考虑。对于光电探测器，这个电感的值约为1 nH。另外，漏电流模型需要给出，根据探测器类型不同，其漏电流大小也不同。一般来说，漏电流的值为几nA至几μA。图2-2 光电探测器的简化模型2.1.2 信号采集
从光电探测器出来的信号很微弱，需要放大才能被电子系统识别和处理。目前，可用的前置放大器主要有三种，分别是电压敏感放大[3]器、电流敏感放大器和电荷灵敏放大器。使用何种放大器要根据探测器的性能和后续信号处理的需要来选择。
电压敏感放大器是一种常用的前端电子器件。为了隔离高压信号，电路需要在探测器和放大器输入之间串联一个耦合电容（Ccoupling），将电荷或者弱电流转化成电压。实际的CMOS电压放大器的实现有很多方式。它们分别是共源极放大器、共漏极放大器（或源极跟随器）、共栅极放大器、共源共栅放大器、折叠共源共栅放大器、差分放大器等。
电流模式的放大器也广泛应用于基于探测器的前端电子系统中。在电流模式的放大器中，为了使更多的电流进入放大器，需要尽可能减小输入电阻。电流放大器的实现主要由电流镜电路实现。常用的电流模式放大器包括由基本电流镜组成的放大器、改进结构的电流镜放大器、采用两个电流镜级联的放大器、调制级联放大器（Regulated [4]Cascade Amplifier）等。
结合了电压模式放大器和电流模式放大器的优点，电荷灵敏放大[5]器收集来自光电探测器的电荷并将其转换为电压信号。电荷灵敏放大器的模型如图2-3（a）所示。为了收集更多的电荷，需要增大Cin，即需要增大放大器的输入电容。采用电荷灵敏放大器的前端电路如图2-3（b）所示，RC反馈网络接在折叠共源共栅放大器的输入和输出端。其功能是将探测器的部分电荷转换成输出电压信号。由于电荷灵敏放大器的放大对象是电荷，所以低噪声性能非常重要。对于电荷放大器，其评价参数是等效噪声电荷，这个参数评估噪声的单位是电荷量，通常折算成电子。等效噪声电荷的计算公式是图2-3 电荷灵敏放大器用于信号采集
这里，是电荷放大器的输出噪声电压，单位为V2。AQ是电荷放大器的增益，单位为V/C。因此，ENC正比于输出噪声电压而反比于电荷放大器的增益。AQ主要取决于选定的反馈电容值。因此，减小ENC需要减小输出噪声电压。这就需要低噪声电荷放大器设计技术。
电荷灵敏放大器的CMOS实现电路如图2-3（c）所示。早在1990年，比利时鲁文天主教大学W．Sansen等人提出了一个用于40 pF探[5]，[6]测器的低噪声CMOS电荷放大器。该电荷放大器采用标准的3 μm CMOS工艺设计和制造，采用的反馈电容为1 pF，其放大器内核为一个折叠共源共栅放大器。文章指出，输入NMOS管贡献超过90％的噪声。因此，优化输入管的噪声成为该类放大器的关键。其反馈电容连到输入端和第一级输出之间，反馈电阻连在输入端和第二级输出之间。1997年，意大利G．Gramegna等人提出了一个用于小电容[7]（0.1～1 pF）探测器的CMOS前置放大器。也选择NMOS管作为输入管的折叠结构，采用2.3 μm CMOS工艺设计和制造。该前置放大器能够获得的指标如下：ENC为35e−@58 e−/pF，成形时间为23 μs，功耗约为3.2 mW。反馈电容和电阻均连到输入端和第二级输出之间。最近，低增益的APD广泛用于PET成像系统。其APD的读出电路[8]是低噪声电荷灵敏放大器的典型代表。文献提出了一个基于单端输入的叉腿级联结构的电荷放大器。该电荷放大器可用于读取3 pF电容的探测器。这个电路的优点是低噪声和高增益，但是，由于使用2 mA的偏置电流，其功耗性能不尽人意。2.1.3 脉冲高度分析
脉冲高度分析的功能是用来识别包含噪声的读出信号并测量它们的脉冲高度。为了获得前端信号的幅值，需要采用脉冲成形技术。脉冲成形将优化能量分辨率并减小两个相邻脉冲间的交叠的概率。常用的脉冲成形技术包括CR-RC成形和半高斯成形等，实际上，后者是高阶的CR-（RC）n成形。这两种方法广泛应用在电荷积分的探测器前端系统中。其他的一些成形技术如延迟线成形、锯齿三角波和梯形脉冲成形等，也用在一些特殊的应用中。本书将只讨论CR-RC成形和半高斯成形两种技术。
如图2-4所示的成形器的传输函数为图2-4 CR-RC成形电路
如果R1C1＝R2C2＝τp并且A＝1（运放为缓冲器连接时），该系统的阶跃响应为
这里，t和τintr是前置放大器的积分时间和延时，当t＞τintr时，Vout，shpr的最大值可由
获得。求解这个方程，可以得到
在前端电子中，τp被称为“成形时间”。从上述推导式可以看出，获得τp的必要条件是R1C1＝R2C2，且其值的大小只与R1C1和R2C2乘积有关，与单个电阻和电容的值无关。
实际上，CR-RC成形器一般采用“有源成形器”。其低通部分接在运放的负极输入端和输出端之间。一个参考电压Vref接在运放的正极输入端。这样，成形电路的直流电平可以由Vref自动调节。如果，可以得到
式（2-6）与式（2-2）具有相同的形式。
要克服CR-RC成形器的不足，就需要减小衰减时间。直接的思路是将波形调制得尽可能对称，以保证在相同的成形时间下能够处理更高频度的信号。这种改进的电路就是半高斯成形器。与CR-RC成形器分析类似，我们可以得到半高斯成形器的传输函数为
这里，假设所有微分器和积分器的时间常数都为τp，A是积分器的直流增益。和一阶的CR-RC成形器相比，半高斯成形电路为n阶的。半高斯的阶跃响应为
类似地可以得到，只要微分器和积分器的时间常数相等，不同阶数的SG成形器的成形时间不变。而且阶数越高，波形的开口越小，对称性越好。这个性能的继承，让半高斯成形器在前端电子中有更多的应用，因为更多的RC低通滤波器的使用意味着SNR的更多改善以及得到更对称的调制波形。但是，使用较多的积分器占用很大的电路面积，对于多通道的前端电子是很不划算的。2.1.4 时间鉴别
在前端电子中，时间鉴别对于时间测量非常重要。一般地，时间鉴别器由高速高分辨率比较器来实现。根据输入信号的种类，可采用[9]电流模式或者电压模式的比较器。文献详细介绍了高速高分辨电压模式比较器的设计技术。本书提出的比较器由一个前置放大器和几个源极负反馈的增益级组成。尽管这种结构是为高分辨率ADC应用设计的，它也可以用于前端电子。对于这类比较器的设计，减小失调电压是一个大的设计挑战。常用的技术有输入失调存储和输出失调存储等。[10]在文献中，介绍了同时采用输入失调存储和输出失调存储两种技术的自动归零高速比较器。以上文献介绍的比较器的输出级都是由使用正反馈环的高速锁存器组成的。但是，对于连续时间的鉴别器，其[11]输出级需要采用电流放大器来代替。因为光电探测器的输出多为[12]电流信号，所以电流模式的比较器在前端电子中也比较受欢迎。在上述文献中，提出采用正反馈机制来提高电流镜的响应速度。
对于光电探测器，输出电流的幅度和它们下降沿的斜率与入射的电荷数有关。入射的电荷数不同，下降沿的斜率也不同，这将导致一个称为“时间偏移”的误差。时间移步（Time Walk）是探测器前端电子的固有误差，可以通过测量测得，并通过非在线的程序纠正。但是，采用恒比定时鉴别器的在线校正是另一个解决方案。2.1.5 峰值探测采样和保持
经过成形的脉冲波形包含了反映被探测器粒子的能量信息。为了完成能量测量，这个脉冲电压的峰值应该被探测、采样并保持，为后续的数字化做准备。因此，峰值探测器是前端电子一个重要模块。
目前，峰值探测有三种常用的方法。第一种是对于经过CR-RC成形或半高斯成形的脉冲，可以用一个固定的延迟信号来采样峰值电[13]压。这是因为，对于所有输入电荷量级，经过调制的脉冲都有相同的成形时间。可以利用鉴别器采样到的时间标记信号经过一个精确的延时电路来实现。这种方法一般采用一个采样信号控制的开关-电容模拟存储器来实现，精确延时采用一个单稳态电路实现。第二种是[14]峰值电压可采用一个专用的峰值跟踪采样保持电路，这样峰值的探测与时间标记无关。第三种是借助于高速ADC采样成形过的脉冲电压，然后采用拟合算法恢复这个重建脉冲，并算出其最高点的电压[15]。这种电路是新颖的前端电子，目前还在实验阶段。2.1.6 模拟/数字转换
随着VLSI和计算机科学的发展，前端电子也进入了“尽快进入数字世界（Go Digital As Soon As Possible）”的时代。这种需求推动了高分辨率、高速和低功耗的ADC的开发。近年来，集成ADC技术的发展使得将ADC集成到前端读出ASIC中成为一种可能。因此，信号数字化成为前端电子开发中的一个重要部分。
这里，模拟/数字转换指的是将模拟电压信号转换成数字信号的操作。模拟到数字的转换一般包括两部分：采样/保持（S/H）操作和数字量化。对于一个时间连续的输入信号Vin，ADC输出一系列数字码。
对于辐射探测器应用，多通道和高于6位的动态范围是很平常的。选择一个合适的ADC用于特殊应用是一个非常困难的工作。现在，很[16]多ADC结构都可以作为候选。在文献中，作者调查了过去20年中将近1000个商业ADC的指标和性能，给出了不同结构ADC的特点和应用场合。对于PET前端电子系统，快闪（Flash）结构一般被排除在外，虽然它能够获得超高速，但是其消耗的大功率和电路面积大多不符合前端电子系统中需要的高分辨率和多通道要求。半快闪（Half-Flash）和流水线（Pipeline）结构是很多现代商业ADC的基础，能很好地满足要求，但是这些ADC，特别是在很好的微分非线性需要的情况下，设计复杂度较大。逐次逼近ADC设计相对简单，但是如果需要大动态范围和好的线性度，它们的面积让人望而却步。Σ-Δ ADC结构能够获得高达24位的分辨率，但是，它的速度一般限制在1 MS/s以下。最后，单斜坡或Wilkinson结构的优势是低功耗和多通道，但是其采样率由分辨率和参考时钟频率限定。当时钟为100 MHz时，一个12位单斜坡ADC的采样率仅几百kS/s。Wilkinson结构非常适合于前端电子高分辨率和多通道的要求，并且广泛应用于前端电子系统中。2.1.7 时间/数字转换
TDC是量化两个信号（定义为Start和Stop）之间的微小时间间隔并提供这个时间间隔的数字信号表示的基本电子器件。它的功能如同一个量化电压的ADC。只是TDC处理的模拟量是时间，而ADC处理电压信号。其概念和转换曲线如图2-5（a）和（b）所示。所测时间间隔为Start信号和Stop信号上升沿50％处的相位差。图2-5 TDC概念基础
类似地，输入时间和输出数字码之间的关系为
这里，Tin是测得的Start和Stop间的时间间隔，TLSB是时间测量的最小量化单位。
因为TDC操作类似于ADC，所以其性能优质系数可以直接应用于TDC。输出数字信号位数、输入动态范围、非线性和转换速度等是评价TDC的重要特性。同时，功耗、死时间和单发射精度也必须考虑。但是，对于TDC来说，评价其性能需要看最小量化单位TLSB和分辨率σ。TLSB和σ共同决定了TDC的精度。
与ADC相比，集成的TDC是一类新颖的电子器件。自1990年以来，很多文献的作者都致力于TDC新技术的研发。但是，TDC技术止步于皮秒级的时间测量。要获得更小分辨率的TDC，还需要不断开发新的结构。现有的TDC结构主要包括：由时间/幅度转换器和高分辨[17][18]率高速ADC组成的模拟TDC、基于计数器的TDC、基于延迟锁[19][20][21]相环的TDC、循环TDC、门环振荡器TDC和基于时间放大器[22]的TDC等。2.2 PET前端读出电路芯片的研究进展
20世纪80年代后期，专用集成电路技术开始应用于PET成像系统的前端电子中。前端读出电路的设计与具体的应用、所用的探测器模块和总体的系统性能相关。因而，开发前端电路芯片对专用集成电路设计者来说是一项全定制的复杂工作。2.2.1 国外研究进展[23]
早在1988年，文献介绍了PET成像前端的VLSI体系结构。但是，没有发现所提结构的进一步实现的报告。原因是第一代PET是一个二维成像仪器，不需要复杂的前端电子。5年后，应用于高分辨率PET扫描仪的数字前端电子专用集成电路实现由D．Newport等人发[24]表。该专用集成电路由37000门数字电路组成，采用1 μm CMOS门海工艺实现。前端电子的组织依旧是采用离散器件组成的电路在PCB上实现。1．用于PMT的专用集成电路
1997年，W．Wai-hoi等人介绍了采用四象限PMT探测器阵列的[25]可变场PET照相机的前端电子。这个工作建立了基于PMT的PET前端电子系统的基本结构。采用四象限PMT探测器阵列的PET系统是早期开发中的重要一支。2002年，B．Swann等人介绍了一款用于这个[26]PET系列的全定制混合信号CMOS集成电路。所提出的芯片采用0.5 μm的标准CMOS工艺用于LSO/PMT探测器模块，集成了前端读出电路和时间测量电路。其时间分辨率为312.5 ps，这个值在当时是相当先进的。但是，能量数字化电路没有和其他模块一起集成。这个芯[27]片的测量结果和特性在文献中发表。基于这颗芯片的电子系统也兼容基于BGO的探测器模块。2．用于APD的专用集成电路[28]
1999年，文献介绍了一个新颖的基于APD的探测器模块，用于多模PET/SPECT/CT扫描仪。这拉开了用于APD探测器的专用电路芯片的序幕。同时，小动物PET的概念也开始出现。一些科学家开始致力于这些系统的前端电子的开发。在2001年和2002年的IEEE核科学和医学成像国际会议上，大量文章涉及了APD前端信号处理芯片。[29]在文献中，M.L．Woodring等人介绍了一款基于APD的小动物PET前端读出芯片。另外，用于小动物PET的前端电子和数据采集方法也[30]，[31]在文献中得到报道。
2004年，因为位置灵敏的APD比PMT具备更好的性能，致力于APD探测器的前端读出电路变得越来越重要。但是，APD生成的信号比PMT弱，以至于为PMT开发的传统技术不能直接用在APD的读出上。因而，需要开发新颖的前端电子，特别是低噪声的前端读出电路。[32]～[35]文献等主要介绍了基于APD的PET系统的低噪声前端电路和信号处理技术。这些贡献为后续的研究打下了坚实的基础。3．用于TOF PET的专用集成电路
传统的PET成像系统中飞行时间信息只决定两个被探测的光子是否处于时间符合窗口来判断它们是否来自同一个湮灭时间，不能用来
试读结束[说明：试读内容隐藏了图片]