作者：周润景
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
电子工程师成长之路：Cadence高速电路板设计与实践试读：
前言
随着工程技术的电子化、集成化和系统化的迅速发展，电路设计已经进入了一个全新的时代，目前高速电路设计业已成为了电子工程技术发展的主流。而Cadence以其强大的功能和高级的绘图效果，逐渐成为了PCB设计行业中的主导软件。Cadence完善的集成设计系统和强大的功能符合高速电路设计的速度快、容量大、精度高等要求，使其成为PCB设计方面的优秀代表。本书以Cadence公司最新发布的Allegro SPB 16.5作为开发平台，以实际案例贯穿整个PCB设计开发的全过程，设计思路清晰，更加具有实用性。
最新版Cadence软件在使用制程方面的全新优化和增强，可以使用户在原有基础上进一步提高设计的稳定性，缩短开发周期，完善系统的综合性能。
Allegro 16.5中的最新技术包括：● 增加了对埋入式器件的支持，允许在PCB中方便地添加并管理埋
阻和埋容元件● 群组布线时导通孔的各种散出方式● 智能的PDF打印功能支持直接将光绘文件制作成PDF文档● 增加尺寸标注的关联性，使标注保持与对象的关联，对象移动，
标注的坐标值更新，标注location适应性变化● MCAD—ECAD流程的增加，帮助用户实现与机构工程师的顺畅
交流和合作● 更高效的用户界面提升用户的设计效率
本书共14章，其中赵建凯编写了第1章～第3章，第4章～第14章由周润景编写，全书由周润景负责统稿。参加本书编写的还有张丽娜、张红敏、张丽敏、徐宏伟、吕小虎、王伟、张鹏飞、任冠中、丁莉、王志军、胡训智、李琳和宋志清。
本书的出版得到了北京迪浩永辉科技公司执行董事黄胜利先生、技术经理王鹏先生和电子工业出版社张剑先生的大力支持，也有很多读者提出了宝贵的意见，在此一并表示衷心的感谢！
为便于读者阅读、学习，特提供本书实例下载资源。请访问http://yydz.phei.com.cn网站，到“资源下载”栏目下载。
由于Cadence公司的PCB工具性能非常强大，不可能通过一本书完成全部内容的详尽介绍，加上时间与水平有限，书中难免有不妥之处，还望广大读者批评指正。编著者第1章Cadence Allegro SPB 16.5简介1.1 概述
Cadence新一代的Allegro SPB 16.5系统互连设计平台优化并加速了高性能、高密度的互连设计，建立了从IC制造、封装和PCB的一整套完整的设计流程。Cadence Allegro可提供新一代的协同设计方法，以便建立跨越整个设计链，包括I/O缓冲区、IC、封装及PCB设计人员的合作关系。Cadence公司著名的软件有Cadence Allegro，Cadence LDV，Cadence IC 5.0，Cadence OrCAD等。
功能强大的布局、布线设计工具Allegro PCB是业界领先的PCB设计系统。Allegro PCB是一个交互的环境，用于建立和编辑复杂的多层PCB。Allegro PCB丰富的功能可以满足当今世界设计和制造的需求。针对目标按时完成系统协同设计，使Cadence Allegro平台能协同设计高性能的集成电路、封装和PCB的互连，降低成本并加快产品上市时间。
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用Cadence Allegro平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间，或者跨集成电路、封装和PCB的系统互连，从而避免硬件设计返工，并降低硬件成本和缩短设计周期。约束驱动的Allegro流程可用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。
系统互连是一个信号的逻辑、物理和电气连接，也包括相应的回路和功率配送系统。目前，集成电路与系统设计团队在设计高速系统互连时正面临前所未有的挑战。由于集成电路的集成度不断增长，芯片的I/O和封装引脚数量也在迅速增加。GHz级的数据传输速率同样导致极高速的PCB与系统需求增加。同时，平均的PCB大小不断缩小，功率配送要求也随着芯片晶体管数目的蹿升不断提高。
解决这些复杂的问题和应对不断增长的上市时间压力的需要，使得传统的系统组件设计方法变得过时和不合时宜。在高速系统中完成工作系统互连需要新一代的设计方法，它应该让设计团队把注意力集中在提高跨3个系统领域的系统互连的效率上。1.2 功能特点
Cadence公司的Allegro SPB 16.5软件针对PCB板级的电路系统设计流程包括原理图输入，数字、模拟及混合电路仿真，FPGA可编程逻辑器件设计，自动布局、布线，PCB版图及生产制造数据输出，以及针对高速PCB的信号完整性分析与电源完整性分析等，从前到后提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。
Cadence Allegro SPB 16.5软件系统主要包括以下18个功能模块。（1）Design Entry HDL：Design Entry HDL提供了一个原理图输入和分析环境。它的功能与扩展模拟（数字电路和模拟电路），以及PCB版图设计解决方案集成在一起，是作为所有与系统和高速设计流程相关的CAE要求的任务中心。原理图设计方法已经通过若干提高生产效率的措施得以简化，Design Entry HDL使得设计的每一个阶段流水线化。（2）Design Entry CIS：Design Entry CIS是世界上领先的在Windows操作系统上实现的原理图输入解决方案，直观、简单、易用且具有先进的部件搜索机制，是迅速完成设计捕捉工具的选择。Design Entry CIS对应于以前版本的Capture和Capture CIS，是Cadence公司收购原OrCAD公司的产品，是国际上通用的标准的原理图输入工具，设计快捷方便，图形美观，与Allegro实现了无缝链接。（3）Design Entry HDL Rules Checker：Design Entry HDL的规则检查工具。（4）Layout Plus：原OrCAD公司的PCB设计工具。（5）Layout Plus Smart Route Calibrate：Layout Plus的布线工具（Smart Route）。（6）Library Explorer：进行数字设计库管理的软件，可以调用Design Entry HDL、PCB Librarian、PCB Designer、Allegro System Architect等工具建立的元器件符号和模型。（7）Online Documentation：在线帮助文档。（8）Model Integrity：模型编辑与验证工具。（9）Package Designer：芯片和封装的设计分析软件，它把芯片级的I/O可行性和规划功能与业界领先的集成电路封装设计工具组合到一起，形成一种强大的协同设计方法。该产品家族包括一个嵌入式、经过验证的3D场计算器，允许工程师在电气与物理设计要求之间做出折中选择，以满足成本和性能目标。（10）PCB Editor：一个完整的高性能PCB设计软件。通过顶尖的技术，为创建和编辑复杂、多层、高速、高密度的PCB设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住最关键的设计问题。（11）PCB Librairan：Allegro库开发，包括焊盘、自定义焊盘形状、封装符号、机械符号、Format符号和Flash符号的开发。（12）PCB Router：CCT布线器。（13）PCB SI：提供了一个集成的高速设计与分析环境。它能流水线化完成高速数字PCB系统和高级集成电路封装设计，方便电气工程师在设计周期的所有阶段探究、优化和解决与电气性能相关的问题。约束驱动的设计流程提高了首次成功的概率，并降低产品的整体成本。（14）Allegro Physical Viewer：Allegro浏览器模块。（15）Project Manager：Design Entry HDL的项目管理器。（16）SigXplorer：网络拓扑的提取和仿真。（17）AMS Simulator：工业标准的模拟、数字及模拟/数字混合信号仿真系统，具有仿真速度快，精度高，功能强大等特点。仿真库内所含元器件种类丰富，数量众多。（18）PCB Editor Utilities：包含Pad Designer、DB Doctor和Batch DRC等工具。1.3 设计流程
整个PCB的设计流程可分为以下3个主要部分。
1．前处理
此部分主要是开始PCB设计前的准备工作。
1）原理图的设计 设计者根据设计要求用Capture软件绘制电路原理图。
2）创建网络表 绘制好的原理图经检查无误后，可以生成送往Allegro的网络表。网络表文件包含3个部分，即pstxnet.dat、pstxprt.dat和pstchip.dat。
3）建立元器件封装库 在创建网络表前，每个元器件都必须有封装。由于实际元器件的封装是多种多样的，如果元器件的封装库中没有所需的封装，就必须自己动手创建元器件封装，并将其存放在指定目录下。
4）创建机械设计图 设置PCB外框及高度限制等相关信息，产生新的机械图文件（Mechanical Drawing），并存储到指定目录下。
2．中处理
此部分是整个PCB设计中最重要的部分。
1）读取原理图的网络表 将创建好的网络表导入Allegro软件，取得元器件的相关信息。
2）摆放机械图和元器件 首先摆放创建好的机械图，其次摆放比较重要的或较大的元器件（如I/O端口器件，集成电路），最后摆放小型的元器件（如电阻、电容等）。
3）设置PCB的层面 对于多层的PCB，需要添加PCB的层面，如添加VCC、GND层等。
4）进行布线（手工布线和自动布线） 手工布线可以考虑到整个PCB的布局，使布线最优化，但缺点是布线时间较长；自动布线可以使布线速度加快，但会使用较多的导通孔。有时自动布线的路径不一定是最佳的，故经常需要把这两种方法结合起来使用。
5）放置测试点 放置测试点的目的是检查该PCB能否正常工作。
3．后处理
此部分是输出PCB的最后工作。
1）文字面处理 为了使绘制的电路图清晰易懂，需要对整个电路图的元器件序号进行重新排列，并使用回注（Back Annota tion）命令，使修改的元器件序号在原理图中也得到更新。
2）底片处理 设计者必须设定每一张底片是由哪些设计层面组合而成的，再将底片的内容输出至文件，然后再将这些文件送至PCB生产车间制作PCB。
3）报表处理 产生该PCB的相关报表，以便给后续的工厂工作人员提供必要的信息。常用的报表有元器件报表（Bill of Material Report）、元器件坐标报表（Component Location Report）、信号线接点报表（Net List Report）、测试点报表（Testpin Report）等。1.4 Cadence Allegro SPB 16.5新功能介绍
1．器件嵌入式设计（Embedded Component Design）
Cadence Release 16.5提供了强大的器件内嵌解决方案，用户可以更方便地应用Allegro PCB Editor完成一些高端PCB的设计。
在PCB Editor和Package/SiP工具中都可以应用器件嵌入式设计，只要在16.5版本的license中选择“Miniaturization”即可。
可以在Allegro PCB Editor中为器件添加“EMBEDDED_PLACEMENT”属性，此属性有两个属性值，即“REQUIRED”（强制器件嵌入）和“OPITIONAL”（根据实际需要确定器件是否嵌入）。
在Allegro 16.5界面执行菜单命令“Setup”→“Embedded Layer Setup”，弹出“Embedded Layer Setup”对话框，如图1-4-1所示。在此可以设置嵌入式摆放的层（Layer）、器件的摆放方位（Body Up or Body Down）、连接方法和全局参数。图1-4-1 嵌入层设置界面
执行菜单命令“Setup”→“Constraints”，在弹出的窗口中选择“Modes”选项，在打开的DRC检查设置界面中选择“Design Modes（Package）”选项卡，如图1-4-2所示，可见Allegro 16.5版本新增了两个用于嵌入式器件设计的DRC检查限制，通过设置这两个检查项来进行DRC检查。图1-4-2 Embedded DRCs设置界面
2．图形化用户界面（Graphical User Interface）
1）点画模式的高亮显示 Allegro 16.5新增点画模式（Stipple Patterns），在对对象进行颜色指定和高亮显示时，都可以设定点画模式，颜色设置界面如图1-4-3所示。图1-4-3 Cadence 16.5颜色设置● Assign color（颜色指定）用于对对象分配颜色，同时可以搭配
点画模式提供更多元的显示● Highlight（高亮）指令允许对网络等增加点画模式信息● 颜色设置窗口允许为层（Layers）增加点画模式信息
2）动态覆铜和静态覆铜的显示 Allegro 16.5在动态覆铜和静态覆铜的显示上提供了不同的显示效果。
3）状态栏功能更新 新版本中可以通过单击状态栏的某一区域实现某种功能。例如，在状态栏点选模式区域，即可切换到其他模式，如图1-4-4所示。图1-4-4 Cadence 16.5状态栏设置工作模式
4）3D显示功能 “3-D Viewer”窗口中新增了动态层面的显示功能，即切换层面显示的同时，“3-D Viewer”窗口中也会自动切换层面。
3．增强的电气层编辑功能（Etch Edit Enhancement）
1）差分线相位调整功能（Differential Phase Tuning） 相位调整是另一种通过鼠标操作布线，使布线发生变化，从而控制线长的方法，类似于延迟调整。但是，相位调整仅适用于差分信号线。执行菜单命令“Route”→“Phase Tune”，命令激活后，可以在“Options”选项卡中设置参数，操作时只需用鼠标单击差分线的某段即可。参数设置及差分线相位调整后的结果如图1-4-5和图1-4-6所示。图1-4-5 “Options”选项卡图1-4-6 相位调整效果
2）群组布线导通孔模式（Group Route Via Patterns） 群组布线过程中，添加导通孔时可以选择导通孔的类型（via pattern）。16.5版本提供了6种导通孔类型，如图1-4-7所示。图1-4-7 群组布线导通孔类型选择
3）渐进式布线功能（Trace Tapering） 该功能是指在PCB布线过程中线宽逐渐变化的一种布线方法，其目的是为了防止线宽的突变。在RF和软板电路设计中应用广泛。渐进式布线主要是为了减小线宽变化处所受到的机械应力，同时也能改善信号传输的质量。该功能是在泪滴的基础上添加的，在泪滴参数设置中也有渐进式布线的设置。其操作方法如下所述。（1）执行菜单命令“Route”→“Gloss”→“Parameters”，在弹出的窗口中选择“Fillet and tapered trace”选项，弹出“Fillet and tapered trace”窗口，设置参数如图1-4-8所示。图1-4-8 “Fillet and tapered trace”窗口（2）执行菜单命令“Route”→“Gloss”→“Add Tapered Trace”，单击布线宽度变化的位置，可以看到调整后的效果如图1-4-9所示，其中最上面和最下面的布线是调整后的效果，中间布线未进行调整。图1-4-9 渐进式布线效果展示
4．智能PDF输出（Intelligent PDF Output）
16.5版本集成了PDF输出功能，将PCB的数据包括器件、网络、测试点等信息输出成PDF文件。
PDF输出文件在层面选择上是以光绘文件为依据的，所以进行PDF输出前必须先生成光绘文件。第2章Capture原理图设计工作平台2.1 Design Entry CIS软件功能介绍
Design Entry CIS软件功能如图2-1-1所示。图2-1-1 Design Entry CIS软件功能
1）项目管理模块（Project Manager） Capture CIS对电路设计实行项目管理。Project Manager既管理电路图的绘制，还协调处理电路图与其他软件之间的接口和数据交换，并管理各种资源和文件。
2）元器件编辑模块（Part Editor） Capture CIS软件包提供的元器件库包含数万种元器件符号，供绘制电路图时调用。软件中还包含元器件编辑模块（Part Editor），可以修改元器件库中的元器件或添加新的元器件符号。
3）电路图绘制模块（Page Editor） 在Page Editor中可以绘制各种电路的原理图。
4）元器件信息系统（Component Information System，CIS） 该模块不仅可以对元器件和元器件库实施高效管理，而且还可以通过互联网元器件助理（Internet Component Assistant，ICA），从指定网站提供的元器件数据库中查阅近百万种元器件，并根据需要添加到电路设计中或添加到软件包的库里。注意：Capture和Capture CIS的区别在于Capture软件包中没有CIS模块
5）电路设计的后处理工具（Processing Tools） 对编辑好的电路图，Capture CIS还提供一些后处理工具，如对元器件进行自动编号、设计规则检查、输出各种统计报告，以及生成网络表文件等。2.2 原理图工作环境
在程序文件夹中执行菜单命令“Cadence SPB 16.5”→“Design Entry CIS”，打开“Cadence Product Choices”对话框，选择“OrCAD Capture”，如图2-2-1所示。单击“OK”按钮，进入OrCAD Capture主界面，如图2-2-2所示。图中最下面窗口负责显示Capture操作流程和错误信息。图2-2-1 选择“OrCAD Capture”图2-2-2 “OrCAD Capture”主界面2.3 设置图纸参数
执行菜单命令“Options”→“Preferences…”，弹出如图2-3-1所示的参数设置对话框。此对话框包括7个选项卡，即“Colors/Print”、“Grid Display”、“Pan and Zoom”、“Select”、“Miscellaneous”、“Text Editor”和“Board Simulation”。图2-3-1 参数设置对话框
1．设置颜色“Colors/Print”选项卡的功能是设置各种图件的颜色及打印的颜色。用户可以根据自己的习惯设置颜色的类别；也可选用默认值，只需单击“Use Defaults”按钮即可。● Alias：设置网络别名的颜色● Background：设置图纸的背景颜色● Bookmark：设置书签的颜色● Bus：设置总线的颜色● Connection：设置连接处方块的颜色● Display：设置显示属性的颜色● DRC Marker：设置DRC标志的颜色● Graphics：设置注释图案的颜色● Grid：设置格点的颜色● Hierarchical Block：设置层次块的颜色● Hier．Block Name：设置层次名的颜色● Hierarchical Pin：设置层次块I/O端点的颜色● Hierarchical Port：设置层次块I/O端口的颜色● Hier．Port Text：设置层次块I/O端口文本的颜色● Junction：设置节点的颜色● No Connect：设置不连接指示的符号的颜色● Off-page：设置端点连接器的颜色● Off-page Cnctr：设置端点连接器文字的颜色● Part Body：设置元器件的颜色● Part Body Rectangle：设置元器件简图方框的颜色● Pin：设置引脚的颜色● Pin Name：设置引脚名称的颜色● Pin Number：设置引脚号码的颜色● Power：设置电源符号的颜色● Power Text：设置电源符号文字的颜色● Selection：设置选取图件的颜色● Text：设置说明文字的颜色● Title：设置标题块和标题文本的颜色● Wire：设置导线的颜色● Locked Object：设置被锁定元器件对象的颜色● Variant：设置变体的颜色● Part Not：设置DNI元件的颜色
当要改变某项的颜色属性时，只需单击颜色块，即可打开如图2-3-2所示的“Alias Color”（颜色设置）对话框，选择所需要的颜色，单击“确定”按钮，即可选中该颜色。在此采用默认颜色。图2-3-2 “Alias Color”（颜色设置）对话框
2.设置格点属性
如图2-3-3所示，“Grid Display”选项卡的功能是设置格点属性，由两部分组成，左边的区域是对原理图的设置，右边的区域是对编辑元器件的设置。图2-3-3 设置格点属性● Displayed：格点的可视性● Dots：采用点状格点● Lines：采用线状格点● Pointer snap to grid：光标随着格点移动
也可以在此选项卡的设置中选择“Grid”选项来设置格点的可视性，如图2-3-4所示。当选中“Grid”时，显示格点；当不选中“Grid”时，不显示格点。在此取默认设置。图2-3-4 设置格点的可视性
3．杂项的设置“Miscellaneous”选项卡有6个区域，包括填充、自动存盘等设置，如图2-3-5所示。图2-3-5 杂项的设置● Schematic Page Editor：设置在电路图编辑环境中填充图件的属
性● Part and Symbol Editor：在设置元器件编辑环境中填充图件的属
性● Session Log：设置项目管理器及记录器所使用的字体● Text Rendering：设置以加框方式显示TrueType文字及是否将其
填充● Auto Recovery：设置自动存盘功能。只要选中“Enable Auto
Recovery”选项即可自动存盘，而自动存盘的时间间隔可在其下
栏中指定。注意：设置自动存盘并不表示资料一定会保存。在结束Capture前，一定要再存盘，否则连自动存盘的文件也会随程序的结束而消失。● Auto Reference：自动序号● Automatically reference placed：设置元器件序号自动累加● Preserve reference on copy：若选择该项，复制元器件时保留元
器件序号；若不选择该项，则复制后的元器件序号会有“？”，
如“U？”● Intertool Communication：设置Capture与其他CAD软件的接口。
Capture与Allegro进行交互参考时，必须选择此项。在此去掉“Auto Recovery”区域的复选框，其他取为默认值● Wire Drag：设置元器件是否随连接线改变而移动● IREF Display Property：设置参考输入电流IREF的显示属性
4．设置其他参数
其他参数的设置包括设置缩放窗口的比例及卷页的量（Pan and Zoom）、选取图件的模式（Select）、文字编辑（Text Editor）和PCB仿真（Board Simulation）等，可根据实际需要进行设置。此处不更改参数。2.4 设置打印属性
要想打印绘制好的电路图，最简单的方法就是切换到项目管理器，选择要打印的某个绘图页文件夹或绘图页文件，执行菜单命令“File”→“Print…”或单击工具栏中的按钮→弹出如图2-4-1所示的打印设置对话框。图2-4-1 打印设置对话框● Scale：设置打印比例● Scale to paper size：Capture CIS将把电路图依照“Schematic
Page Properties”对话框（可以使用菜单命令“Options”→“Schematic Page Properties”调出）中“Page Size”栏中设置
的尺寸打印，整页电路图打印输出到一页打印纸上● Scale to page size：Capture CIS将把电路图依照“Print”对话框
中的“Page Size”栏中设置的尺寸打印。若“Page Size”选用
的幅面尺寸大于设置的打印尺寸，则需要采用多张打印纸输出一
幅电路图● Scaling：设置打印图的缩放比例● Print offsets：设置打印纸的偏移量。打印输出时，X轴偏移量和
Y轴偏移量，即为打印出的电路图左上角与打印纸左上角之间的
距离。若一幅电路图需要采用多张打印纸，则指电路图与第1张
打印纸左上角的距离● Print quality：以每英寸打印的点数（dpi：Dots per Inch）表征，
打印质量下拉列表中有100、200、300供选用。300dpi对应的打
印质量最好● Copies：设置打印份数● Print to file：将打印图送至.prn文件中存储起来● Print all colors in black：强制采用黑白两色● Collate Copies：设置依照页码顺序打印
在打印前，最好先确认一下打印机的相关设置是否适当。可以执行菜单命令“File”→“Print Setup…”（如图2-4-2所示），也可以用“Print”对话框中的按钮设置打印机属性，可以在弹出的“打印设置”对话框中选择打印机、纸张的尺寸、纸张的方向等，如图2-4-3所示。图2-4-2 菜单项图2-4-3 “打印设置”对话框
为了保证打印效果，应先预览输出效果。执行菜单命令“File”→“Print Preview”，弹出打印预览对话框→单击“OK”按钮→打印预览，如图2-4-4所示。图2-4-4 打印预览
单击鼠标左键进行电路图放大显示→单击“Print”按钮进行打印。第3章制作元器件及创建元器件库
元器件库中有数万个元器件，按功能和生产厂家的不同，存放在300多个以OLB为扩展名的元器件库文件中。\Cadence\SPB_16.5\tools\capture\library路径是存放这些库文件的子目录。用户可以查阅每个目录下的库文件名称。元器件库中的元器件毕竟是有限的，有时在元器件库中找不到所需的元器件，这就需要创建新元器件，并将新的元器件保存在一个新的元器件库中，以备日后调用。
1．OrCAD\Capture元器件类型
用Capture绘制的电路图可用于PSpice仿真、印制电路板（PCB）设计等不同用途，因此元器件库中包含多种类型的元器件。
1）商品化的元器件符号 包括各种型号的晶体管、集成电路、A/D转换器和D/A转换器等元器件。同时还提供有配套信息，包括描述这些元器件功能和特性的模型参数（供仿真用），以及封装、引线等信息（供PCB设计用）。
2）非商品化的通用元器件符号 如通常的电阻、电容、晶体管和电源等元器件，以及与电路图有关的一些特殊符号。
3）常用的子电路可以作为图形符号存入库文件中 可以用移动和复制的方法将选中的子电路添加到库文件中，然后对库文件中的子电路进行编辑修改。
2．关于“Design Cache”
对于每个电路设计，系统自动生成一个称为Design Cache的元器件库，用于存放绘制电路图过程中使用的每个元器件。绘制电路图时，可以直接调用Design Cache中的元器件，Design Cache中的内容将和电路设计文件保存到一起。在Design Cache中可以单击鼠标右键→选择“Cleanup Cache”，清除里面的内容。当需要更新一个元器件时，可以选择该元器件→单击鼠标右键→选择“Update Cache”进行更新；当要替换时，选择“Replace Cache”命令。3.1 创建单个元器件
执行菜单命令“File”→“New”→“Library”，创建新的元器件库，弹出如图3-1-1所示的窗口，选中“library1.olb”并单击鼠标右键→从弹出菜单选择“Save As…”，如图3-1-2所示。保存到D:\Project\OrCAD目录下（建议保存到所建立的项目的目录下），如图3-1-3所示。图3-1-1 创建好的元图3-1-2 选择“Save 图3-1-3 保存好的元器器件库文件As…”件库文件3.1.1 直接新建元器件
1．新建元器件
选中“library1.olb”→执行菜单命令“Design”→“New Part…”或单击鼠标右键选择“New Part…”，创建新的元器件→弹出“New Part Properties”对话框，如图3-1-4所示。图3-1-4 “New Part Properties”对话框
1）Name 元器件的名称。将该元器件符号放置到电路中时，该名称也是元器件的“Part Value”的默认值。
2）Part Reference Prefix 指定元器件编号的关键字母，如集成电路用“U”，电容用“C”。
3）PCB FootPrint 指定元器件的封装类型名称。
4）Create Convert View 有些元器件除具有基本表示形式外，还可以采用De Morgan等其他形式。在电路中放置元器件时，既可以采用基本形式，也可以采用等效形式，如与非门和非或门等效。
5）Parts per Pkg 若新建的是一种Mutiple Part Package元器件，指定一个封装中包含几个元器件。
6）Package Type 如果新建元器件是Mutiple Part Package，还需要确定同一个封装中几个元器件符号是完全相同的（Homogeneous），还是不完全相同的（Heterogeneous）。
7）Part Numbering 选择如何区分同一个封装中的不同元器件。若选中“Alphabetic”，则采用“U？A”、“U？B”等形式，以字母区分同一个封装中的不同元器件。若选中“Numeric”，则采用“U？1”、“U？2”等形式，以数字区分同一个封装中的不同元器件。
8）Pin Number Visible 若选中此项，则在电路图上放置元器件符号同时显示引线编号。
9）Part Aliases 对新建的元器件符号可以赋予一个或多个别名。单击此按钮，弹出“Part Aliases”对话框，如图3-1-5所示，在“Alias Names”栏中显示出已有的元器件符号别名。若单击“New…”按钮，弹出“New Alias”对话框→在其中设置元器件别名→单击“OK”按钮，新指定的别名将出现在栏中。新建的元器件名及其别名均出现在符号库文件中，它们除名称（对应于电路图中元器件的Part Value值）不同外，其他方面均相同。图3-1-5 “Part Aliases”对话框
10）Attach Implementation 为了表示新建元器件的功能特点，有时还需要给新建的元器件符号附加Implementation参数。单击“Attach Implementation”按钮，弹出如图3-1-6所示的对话框。
试读结束[说明：试读内容隐藏了图片]