作者：希赛IT教育研发中心
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
系统分析师考试综合知识试题分类精解(第3版)试读：
前言
系统分析是IT组织开发优秀的应用系统的重要工作，需要由拥有扎实的理论知识和丰富的实际经验的人员来完成。随着应用系统规模越来越大，复杂程度越来越高，系统分析师在系统开发的过程中，发挥着越来越重要的作用。
计算机技术与软件专业资格（水平）考试广泛调动了专业技术人员工作和学习的积极性，对选拔一批高素质的专业技术人员起到了积极的促进和推动作用。然而，计算机技术与软件专业资格（水平）考试是一个难度很大的考试，十多年来，考生平均通过率比较低。主要原因是考试范围十分广泛，牵涉到计算机专业的各门课程，且注重考查新技术和新方法的应用。考试不但注重广度，而且还有一定的深度。特别是高级资格考试，不但要求考生具有扎实的理论知识，还要具有丰富的实践经验。
本书作为计算机技术与软件专业技术资格（水平）考试中的系统分析师级别的考试辅导指定教材，根据最新的系统分析师考试大纲及培训指南，按照信息系统综合知识的所有知识点，对历年（2001—2009年）的信息系统综合知识考试试题进行了分析和总结，对新版的考试大纲规定的内容有重点地细化和深化。
考生可通过阅读本书掌握考试大纲规定的知识，掌握考试重点和难点，熟悉考试方法、试题形式、试题的深度和广度，以及内容的分布、解答问题的方法和技巧。
本书由希赛IT教育研发中心组织编写，由张友生和王勇主编。全书共分15章，第1章由施游编写，第2章由谢顺编写，第3、10章由桂阳编写，第4章由黄少年编写，第5、12章由胡钊源编写，第6、15章由张友生编写，第7章由李雄编写，第8章由陈志风编写，第9、11章由何玉云编写，第13章由王勇编写，第14章由刘毅编写。
在本书出版之际，要特别感谢全国计算机技术与软件专业技术资格（水平）考试办公室的命题专家们。编者在本书中引用了考试原题，使本书能够尽量方便读者的阅读。同时，本书在编写的过程中参考了许多相关的资料和书籍，在此恕不一一列举（详见参考文献列表），编者在此对这些参考文献的作者表示真诚的感谢。
由于编者水平有限，且本书涉及的知识点多，书中难免有不妥和错误之处，编者诚恳地期望各位专家和读者不吝指教和帮助，对此，我们将深为感激。
有关本书的意见反馈和咨询，读者可在希赛教育网“社区”（http：//bbs.educity.cn）“书评在线”版块中的“希赛IT教育研发中心”栏目上与作者进行交流。
希赛IT教育研发中心
2009年10月第1章 计算机组成与体系结构
根据考试大纲，本章内容要求考生掌握以下知识点：各种计算机体系结构的特点与应用（SMP、MPP等）、构成计算机的各类部件的功能及其相互关系。试题1（2001年试题31-32）
按照Flynn的分类，奔腾PⅡ的MMX指令采用的是__（31）__模型，而当前的高性能服务器与超级计算机则大多属于__（32）__类。（31）A.SISD B.SIMD C.MISD D.MIMD（32）A.SISD B.SIMD C.MISD D.MIMD
试题1分析
1966年，Michael.J.Flynn提出根据指令流和数据流的多倍性特征对计算机系统进行分类（通常称为Flynn分类法），其中指令流指机器执行的指令序列；数据流指由指令流调用的数据序列，包括输入数据和中间结果，但不包括输出数据；多倍性指在系统性能瓶颈部件上同时处于同一执行阶段的指令或数据的最大可能个数。Flynn根据不同的指令流与数据流组织方式，把计算机系统分成四类：（1）单指令流单数据流（SISD）。SISD其实就是传统的顺序执行的单处理器计算机，其指令部件每次只对一条指令进行译码，并只对一个操作部件分配数据。流水线方式的单处理机有时也被当作SISD。值得注意的是，Intel公司的奔腾PⅡ中开始采用MMX技术，引进了一些新的通用指令，从某种意义上使用了单指令流多数据流的思想，但是，与Intel公司的前几代产品（x86/Pentium）相比，其指令序列的执行方式和调用数据的方式没有发生根本性的变化，所以从整体上来看，采用奔腾PII芯片的PC机仍属于SISD类。（2）单指令流多数据流（SIMD）。SIMD 以并行处理机（阵列处理机）为代表，并行处理机包括多个重复的处理单元 PU1-PUn，由单一指令部件控制，按照同一指令流的要求为它们分配各自所需的不同数据。相联处理机也属于这一类。（3）多指令流单数据流（MISD）。MISD具有n个处理单元，按n条不同指令的要求对同一数据流及其中间结果进行不同的处理。一个处理单元的输出又作为另一个处理单元的输入。这类系统实际上很少见到。有文献把流水线看作多个指令部件，称流水线计算机是MISD。（4）多指令流多数据流（MIMD）。MIMD是指能实现作业、任务、指令等各级全面并行的多机系统。多处理机属于MIMD。当前的高性能服务器与超级计算机大多具有多个处理机，能进行多任务处理，称为多处理机系统，不论是大规模并行处理机（Massively Parallel Processor，MPP）或对称多处理机（Symmetrical Multi Processor，SMP），都属于这一类。当前的高性能服务器与超级计算机大多具有多个处理器，多任务处理并行处理，基本上都属于MIMD。
试题1答案（31）A（32）D试题2（2001年试题33-35）
目前，除了传统的串口和并口外，计算机与外部设备连接的标准接口越来越多。例如，__（33）__是一种连接大容量存储设备的并行接口，数据宽度一般为32位，且允许设备以雏菊链形式接入；__（34）__是一种可热插拔的高速串行设备接口，也可允许设备以雏菊链形式接入；__（35）__则用来连接各种卡式设备，已广泛使用于笔记本电脑。（33）A.VESA B.USB C.SCSI D.PCI（34）A.PCMCIA B.USB C.SCSI D.EISA（35）A.PCMCIA B.VESA C.EISA D.PCI
试题2分析
根据外部设备与I/O模块交换数据的方式可以分为串行和并行接口两种。串行接口一次只能传送1位信息，而并行接口一次就可传送多位信息（一般为8的倍数）。串行通信又可分为异步通信方式和同步通信方式两种。并行接口数据传输率高，控制简单，通常用于高速数据通道接口；但是所需连线很多，不适于远距离传送。串行通信连线少，适于长距离传送；但是控制复杂而且传输速度较慢。
SCSI是一种并行接口，是大容量存储设备、音频设备和CD-ROM驱动器的一种标准。SCSI接口通常被看作是一种总线，可用于连接多个外设，这些SCSI设备以雏菊链（Mode daisy chain）形式接入，并被分配给唯一的ID号（0～7），其中7号分配给SCSI控制器。某些SCSI控制器可以提供多达35个SCSI通道。SCSI设备彼此独立运作，相互之间可以交换数据，也可以和主机进行交互。数据以分组消息的形式进行传输。
PCMCIA是一种广泛用于笔记本电脑的接口标准，体积小，扩展较方便灵活。最初PCMCIA主要用于笔记本电脑扩展内存，目前常用作一种存储器卡接口或进行fax/modem功能扩展接口。现在用PCMCIA代表个人计算机储器卡国际协会，而PCMCIA接口更名为PC card接口。PC card接口具有以下特点：电源管理服务，允许系统控制PC card的工作状态（开/关），支持3.3V/5V电压，可降低功耗，支持多功能卡、扩充卡的信息结构，以提高其兼容性，规定了直接内存访问规范，增加了一个32位的card bus接口。
USB接口是一种串行总线式的接口，在串行接口中可达到较高的数据传输率，并且也允许设备以雏菊链形式接入，其最大特点是允许热插拔，即允许计算机在未关机带电的情况下插入或拔除所连接的外部设备而不会造成损害，目前在便携式计算机和台式计算机中已成为标准配置。许多数码相机、闪存、视频摄像头以及打印机等都可通过USB口接入计算机。
试题2答案（33）C（34）B（35）A试题3（2001年试题47-48）
在关于主存与cache地址映射方式中，叙述__（47）__是正确的。在分析cache对机器性能的影响时，叙述__（48）__是正确的。（47）A.全相联映射方式适用于大容量cache
B.直接映射是一对一的映射关系，组相联映射是多对一的映射关系
C.在cache容量相等条件下，直接映射方式的命中率比组相联映射方式有更高的命中率
D.在cache容量相等条件下，组相联映射比直接映射方式有更高的命中率（48）A.cache容量比主存小许多，决定机器访问存储器的速度是主存，cache只起次要作用
B.cache的主要作用是减少调用子程序的开销
C.核心程序法是评价计算机性能的方法之一，由于它程序短，访问存储器的局部性较大，cache的命中率比一般程序高
D.奔腾PC采用两级cache结构，一级放系统程序，另一级放用户程序
试题3分析
当CPU发出访存请求后，存储器地址先被送到cache控制器以确定所需数据是否已在cache中，若命中则直接对cache进行访问。这个过程称为cache的地址映射。常见的映射方法有直接映射、全相联映射和组相联映射。（1）直接映射。直接映射方式是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定块位置上去。cache的块号i和主存的块号j有如下函数关系：i=j%m，（m为cache中的总块数）。直接映射方式的优点是以RAM作为cache存储器，硬件电路较简单，成本低。缺点是每个主存块只有一个固定的块位置可存放，容易产生冲突。因此适合大容量cache采用。（2）全相联映射。使用相联存储器（Content Addressable Memory，CAM）作为cache，其速度快于直接映射，但是硬件电路较复杂，而且价格也较昂贵。使用相联存储器组成的cache存储器，其基本单元分成两部分：地址部分和数据部分。数据部分用于存放数据，而地址部分则存放该数据的存储器地址。当进行映射时，相联存储器把CPU发出的存储器地址与cache内所有的地址信息同时进行比较，以确定是否命中。全相联映射方式因比较器电路难于设计和实现，只适用于小容量cache。（3）组相联映射。组相联映射方式是前两种方式的折中方案。它将cache分成u组，每组v块，主存块存放到哪个组是固定的，至于存到该组哪一块是灵活的，即有如下函数关系：m=u×v，组号q=j%u。组相联映射方式中的每组行数v一般取值较小，这种规模的v路比较器容易设计和实现。而块在组中的排放又有一定的灵活性，冲突减少。在cache容量相等的条件下，组相联映射比直接映射方式有更高的命中率。
若计算机的cache容量大，速度快，而且运行的程序又能使CPU读写的数据经常在cache中获得，则该程序执行的速度就快，也就是说如果程序短，访问存储器的局部性比较大，cache的命中率会比一般程序高。采用这种程序来评价计算机性能往往评价偏好。
PC机采用两级cache结构时，在CPU内有一级，容量小速度更快，在主板上另有一级，容量稍大，在使用中有时可分成指令cache和数据cache两部分，指令cache不需要写操作，管理更方便。它并不是用来一级放系统程序，另一级放用户程序的。
试题3答案（47）D（48）C试题4（2002年试题30-31）
在具有通道处理机的系统中，用户进程请求启动外设时，由__（30）__根据I/O要求构造通道程序及通道状态字，并将通道程序保存在__（31）__，然后执行启动“I/O”命令。（30）A.用户进程 B.应用程序 C.通道 D.操作系统（31）A.内存 B.硬盘 C.通道 D.外部设备
试题4分析
输入输出系统主要有5种方式与主机交换数据：程序控制方式、程序中断方式、DMA方式、通道方式、输入输出处理机。（1）程序控制方式。CPU直接利用I/O指令编程，实现数据的输入输出。CPU发出I/O命令，命令中包含了外设的地址信息和所要执行的操作，相应的I/O系统执行该命令并设置状态寄存器；CPU不停地（定期地）查询I/O系统以确定该操作是否完成。由程序主动查询外设，完成主机与外设间的数据传送，方法简单，硬件开销小。（2）程序中断方式。CPU利用中断方式完成数据的输入/输出，当I/O系统与外设交换数据时，CPU无须等待也不必去查询I/O的状态，当I/O系统完成了数据传输后则以中断信号通知CPU。CPU然后保存正在执行程序的现场，转入I/O中断服务程序完成与I/O系统的数据交换。然后返回原主程序继续执行。与程序控制方式相比，中断方式因为CPU无须等待而提高了效率。在系统中具有多个中断源的情况下，常用的处理方法有：多中断信号线法、中断软件查询法、雏菊链法、总线仲裁法和中断向量表法。（3）DMA方式。使用DMA控制器（DMAC）来控制和管理数据传输。DMAC和CPU共享系统总线，并且具有独立访问存储器的能力。在进行DMA时，CPU放弃对系统总线的控制而由DMAC控制总线；由DMAC提供存储器地址及必需的读写控制信号，实现外设与存储器之间的数据交换。DMAC获取总线的3种方式：暂停方式、周期窃取方式和共享方式。（4）通道。通道是一种通过执行通道程序管理I/O操作的控制器，它使主机与I/O操作之间达到更高的并行程度。在具有通道处理机的系统中，当用户进程请求启动外设时，由操作系统根据I/O要求构造通道程序和通道状态字，将通道程序保存在主存中，并将通道程序的首地址放到通道地址字中，然后执行“启动I/O”指令。按照所采取的传送方式，可将通道分为字节多路通道、选择通道和数组多路通道三种。（5）输入输出处理机（IOP）。也称为外围处理机（PPU），它是一个专用处理机，也可以是一个通用的处理机，具有丰富的指令系统和完善的中断系统。专用于大型、高效的计算机系统处理外围设备的输入输出，并利用共享存储器或其他共享手段与主机交换信息。从而使大型、高效的计算机系统更加高效地工作。与通道相比，IOP具有比较丰富的指令系统，结构接近于一般的处理机，有自己的局部存储器。
试题4答案（30）D（31）A试题5（2002年试题42-47）
在下列体系结构中，最适合于多个任务并行执行的体系结构是__（43）__；流水线控制方式下，__（43）__是全局性相关，流水线机器对全局性相关的处理不包括__（44）__。静态流水线是指 __（45）__；假设并行（阵列）处理器的16个处理器编号为0～15，采用单级Cube 网络互联时，与13号处理器相连的处理器的编号为3__（46）__；在下列几项中，不符合RISC指令系统特点的是__（47）__。（42）A.流水线向量机结构 B.分布存储多处理机结构
C.共享存储多处理机结构 D.堆栈处理机结构（43）A.转移指令引起的相关 B.先写后读相关
C.先读后写相关 D.写—写相关（44）A.猜测法 B.提前形成条件码
C.设置相关专用通道 D.加快短循环程序的执行（45）A.只有一种功能的流水线
B.功能不能改变的流水线
C.可同时执行多种功能的流水线
D.在同一时间段内，只能完成一种功能的流水线（46）A.1 B.5 C.7 D.14（47）A.指令长度固定，指令种类少
B.寻址方式种类丰富，指令功能尽量增强
C.设置大量通用寄存器，访问存储器指令简单
D.选取使用频率较高的一些简单指令
试题5分析
流水线向量处理机是用于指令并行执行而不是任务并行执行的体系结构，并不属于多处理机。堆栈处理机用于特别的计算或用作外设的数据读写。这两种结构均不适于多个任务的并行执行。并行处理机可分两种类型，分别为采用分布存储器的并行处理结构和采用集中式共享存储器的并行处理结构。其中分布式存储器的多处理机并行处理结构中，每一个处理器都有自己局部的存储器，只要控制部件将并行处理的程序分配各处理机，它们便能并行处理，各自从自己的局部存储器中取得信息。而共享存储多处理机结构中的存储器是集中共享的，由于多个处理机共享，在各处理机访问共享存储器时会发生竞争。因此，最适合于多个任务并行执行的体系结构是分布存储多处理机结构。
在流水线机器中，指令相关、主存操作数相关、通用寄存器组的操作数相关及变址寄存器变址值相关为局部性相关。在具体对局部性相关进行处理时，先写后读相关、先读后写相关和写—写相关都是控制机构能处理的局部性相关的内容。而转移指令引起的相关则会对流水线机器的吞吐能力和效率造成的影响较局部性相关要严重得多，被称为全局性相关。
对全局性相关处理时，采用的方法有猜测法、加快和提前形成条件码、加快短循环程序的执行、转移指令迟延执行等。而设置相关专用通道是对局部性相关进行处理时所采取的多种措施之一。
静态流水线的定义是指在某一时间内各段只能按一种功能连接流水线，只有等流水线全部流空后才能切换成按另一种功能连接流水线。
并行处理机互联有多种方法，常见的互联网结构有总线结构、交叉开关和多级互联网。并行处理机互联有多种方法，分别列举如下：（1）恒等置换。相同编号的输入端与输出端一一对应互联。其表达式如下：（2）交换置换。实现二进制地址编号中第0位位值不同的输入端和输出端之间的连接，其表达式如下：（3）方体置换（Cube）。实现二进制地址编号中第k位位值不同的输入端和输出端之间的连接，其表达式如下：（4）均匀洗牌置换（Shuffle）。将输入端二进制地址循环左移一位得到对应的输出端二进制地址，其表达式如下：（5）蝶式置换（Buttefly）。将输入端二进制地址的最高位和最低位互换位置，得到对应的输出端二进制地址，其表达式如下：（6）位序颠倒置换。将输入端二进制地址的位序颠倒过来得到对应的输出端二进制地址，其表达式如下：
根据方体置换的原则，因为13=（1101），所以，它只能与编2码为（0101）=5的处理机相连接。2
RISC计算机指精简指令集计算机，这种计算机有下列特点：（1）指令数量少：优先选取使用频率最高的一些简单指令以及一些常用指令，避免使用复杂指令。大多数指令都是对寄存器操作，对存储器的操作仅提供了读和写两种方式。（2）指令的寻址方式少：通常只支持寄存器寻址方式、立即数寻址方式以及相对寻址方式。（3）指令长度固定，指令格式种类少：因为RISC指令数量少，格式相对简单，其指令长度固定，指令之间各字段的划分比较一致，译码相对容易。（4）只提供了Load/Store指令访问存储器：只提供了从存储器读数（Load）和把数据写入存储器（Store）两条指令，其余所有的操作都在CPU的寄存器间进行。因此，RISC需要大量的寄存器。（5）以硬布线逻辑控制为主：为了提高操作的执行速度，通常采用硬布线逻辑（组合逻辑）来构建控制器。而CISC机的指令系统很复杂，难以用组合逻辑电路实现控制器，通常采用微程序控制。（6）单周期指令执行：因为简化了指令系统，很容易利用流水线技术使得大部分指令都能在一个机器周期内完成。因此，RISC通常采用流水线组织。少数指令可能会需要多个周期执行，例如Load/Store指令因为需要访问存储器，其执行时间就会长一些。（7）优化的编译器：RISC的精简指令集使编译工作简单化。因为指令长度固定、格式少、寻址方式少，编译时不必在具有相似功能的许多指令中进行选择，也不必为寻址方式的选择而费心，同时易于实现优化，从而可以生成高效率执行的机器代码。
试题5答案（42）B（43）A（44）C（45）D（46）B（47）B试题6（2002年试题49）
I/O控制方式有多种，__（49）__一般用于大型、高效的计算机系统中。（49）A.查询方式 B.中断方式 C.DMA方式 D.PPU方式
试题6分析
请参考试题4的分析。
试题6答案（49）D试题7（2002年试题50）
微指令大体上可分为两类：水平型微指令和垂直型微指令。在下列几项中，不符合水平型微指令特点的是__（50）__。（50）A.执行速度快 B.并行度较低
C.更多地体现了控制器的硬件细节 D.微指令长度较长
试题7分析
水平型微指令的主要特征：微指令的长度比较长、微指令中的微操作具有高度的并行性、微指令编码简单，减少了译码时间，使其执行速度快，更多地体现了控制器的硬件细节。
垂直型微指令的主要特征：长度短、功能弱、并行度低、编程容易，但微程序长、效率低。
试题7答案（50）B试题8（2003年试题37）
DVD-ROM光盘最多可存储17GB的信息，比CD-ROM光盘的650MB大了许多。DVD-ROM光盘是通过__（37）__来提高存储容量的。（37）A.减小读取激光波长，减小光学物镜数值孔径
B.减小读取激光波长，增大光学物镜数值孔径
C.增大读取激光波长，减小光学物镜数值孔径
D.增大读取激光波长，增大光学物镜数值孔径
试题8分析
光盘存储器是利用激光束在记录表面存储信息，根据激光束的反射光来读出信息。光盘存储器主要有CD、CD-ROM、CD-I、DVI、WORM、DVD以及EOD（Erasable Optical Disk）。
CD-ROM的读取目前有3种方式：恒定角速度、恒定线速度和部分恒定角速度。
CD-ROM非常适用于把大批量数据分发给大量的用户。与传统磁盘存储器相比，有以下优点：具有更大的容量，可靠性高，光盘的复制更简易，可更换，便于携带；其缺点是只读，存取时间比较长。
DVD-ROM技术类似于CD-ROM技术，但是可以提供更高的存储容量。DVD可以分为单面单层、单面双层、双面单层和双面双层4种物理结构。DVD与CD/VCD的主要技术参数比较如表1-1所示。表1-1 DVD与CD/VCD的主要技术参数比较
根据表1-1，DVD通过减小读取激光波长，增大光学物镜数值孔径来达到提高存储容量的目的。
试题8答案（37）B试题9（2003年试题41-42）
通道处理机在数据传送过程中，通道选择一次设备需要的时间为4.8μs，传送一个字节数据需0.2μs。某设备每隔500μs发出一次传送一个字节数据的请求。该通道处理机进行字节多路通道传送时，通道极限流量应为__（41）__。在理想的情况下，此通道上最多可挂接__（42）__台这样的设备。（41）A.100KB/s B.200 KB/s C.250 KB/s D.300 KB/s（42）A.50 B.100 C.150 D.200
试题9分析
通道处理机按照所采取的传送方式，可将通道分为字节多路通道、选择通道和数组多路通道三种。
字节多路通道的传送方式可以连接与管理多台慢速设备，以字节交叉方式传送数据，如图1-1所示（三个子通道）。即先选择A设备，为其传送一个字节A；然后选择B设备，为其传送一个字节B；再选11择C设备，为其传送一个字节C。再交叉地传送A、B、C、…。1222图1-1 字节多路通道的传送方式
本题中，选择设备后再传送一个字节的时间为 4.8+0.2=5μs，即-6通道极限流量为1/5×10=200KB/s。因为设备每隔500μs发出一次请求，如果希望所有请求都能得到处理，则此通道上最多可挂接500/5=100台这样的设备。
选择通道可以连接多台快速设备，但每次只能从中选择一台，执行通道程序，当成组传送完毕后，再选择另一台设备。如图1-2所示（3个子通道），先选择A设备，成组连续地传送AA…。当设备A传送12完毕后，选择B设备，成组连续地传送BB…。再选择C设备，成组12连续地传送CC…。12
数组多路通道可以连接多台快速设备，允许并行工作，但通道以成组交叉方式传送数据。数组多路通道综合了前两种通道的优点。图1-2 选择通道的传送方式
试题9答案（41）B（42）B试题10（2003年试题43）
为了提高计算机的性能，采用cache、虚拟存储器等多项技术。__（43）__不属于cache的特征。（43）A.为了提高速度全部用硬件实现 B.可以显著提高计算机的主存速度
C.可以显著提高计算机的主存容量 D.对程序员是透明的
试题10分析
cache的功能是提高CPU数据输入输出的速率，通常在CPU和主存储器之间设置小容量的cache。cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似cache。
试题10答案（43）C试题11（2003年试题44-45）
编号为0、1、2、3、…、15的16个处理器，采用单级互联网络连接。当互联函数为Cube时，11号处理器连接到__（44）__号处理器3上。若采用Shuffle互联函数，则11号处理器应连接到__（45）__号处理器上。（44）A.2 B.3 C.7 D.9（45）A.2 B.5 C.7 D.11
试题11分析
因为11号处理器的编码为1011，根据试题5的分析，当互联函数为Cube时，它只能与编码为0011（3）号处理器相连接。因此，与3该处理器相连接的可以是3（0011）号处理器；如果采用Shuffle互联函数，则经过变换后为0111，即为7号。
试题11答案（44）B（45）C试题12（2004年上半年试题41-43）
某计算机的cache采用相联映像，cache容量为16千字节，每块8个字，每个字32位，并且将cache中每4块分为一组。若主存最大容量为4GB且按字节编址，则主存地址应为__（41）__位，组号应为__（42）__位。若cache的命中率为0.95，且cache的速度是主存的5倍，那么与不采用cache相比较，采用cache后速度大致提高到__（43）__倍。（41）A.24 B.32 C.36 D.40（42）A.5 B.6 C.7 D.8（43）A.3.33 B.3.82 C.4.17 D.4.52
试题12分析32
主存最大容量为4GB，且按字节编址，由于2=4GB，所以主存地址应为32位。因为每块 8 个字，每个字 32 位，并且将 cache 中每 4 块分为一组，则每组的大小为32/8×8×4=128B。cache容量为16KB，7共可分成16KB/128B=128组，由于2=128，所以组号应为7位。
设主存的存取周期为h，因cache的速度是主存的5倍，所以cache的存取周期为1/5h，且 cache 的命中率为 0.95，则采用了 cache 以后，平均存取周期为h×（1-95%）+1/5h×95%=0.24h，因此，速度提高到了原来的1/0.24=4.17倍。
试题12答案（41）B（42）C（43）C试题13（2004年上半年试题44-45）
某流水线浮点加法器分为5级，若每一级所需要的时间分别是6ns、7ns、8ns、9ns和6ns，则此流水线的最大加速比为__（44）__。若每一级的时间均为7ns，则最大加速比为__（45）__。（44）A.2.0 B.4.0 C.4.5 D.5.2（45）A.4.1 B.5.0 C.5.6 D.6.2
试题13分析
流水线技术把一件任务分解为若干顺序执行的子任务，不同的子任务由不同的执行机构负责执行，而这些机构可以同时并行工作。在任一时刻，任一任务只占用其中一个执行机构，这样就可以实现多个任务的重叠执行，以提高工作效率。（1）指令流水线。计算机中一条指令的执行需要若干步，通常采用流水线技术来实现指令的执行，以提高CPU性能。典型的指令执行共分7个阶段，分别是计算指令地址，修改程序计数器PC；取指，即从存储器中取出指令；指令译码；计算操作数地址；取操作数；执行指令；保存结果。对指令执行阶段的划分也可以把取指作为第一阶段，其他阶段顺序前移，而在最后一个阶段计算下一条指令的地址。若假定指令执行的各个阶段的执行时间相同，都是一个周期。执行一条指令就需要花费7个周期的时间。采用流水线技术以后，当满负荷时，每个周期都能从流水线上完成一条指令，性能约改善到原来的7倍。实际上，流水线技术对性能的提高程度取决于其执行顺序中最慢的一步。例如，在指令执行的7个阶段中，如果访问存储器需要4个周期，而其他操作只需一个周期，一条指令的执行共需访存三次再加上4个单周期的执行段，所以共需要16个周期。采用流水线以后，由于受限于访存操作，4个周期才能完成一条指令的执行，因此性能提高到原来的4倍。（2）运算操作流水线。计算机在执行各种运算操作时也可以应用流水线技术来提高运算速度。例如执行浮点加法运算，可以把它分成3个阶段：对阶、尾数相加和结果规格化。流水线的3个阶段用锁存器进行分割，锁存器用来在相邻两段之间保持处理的中间结果，以供下一阶段使用。这样在满负荷时，该流水线可以同时处理3条浮点加法指令。
流水线的关键之处在于重叠执行。为了得到高的性能表现，流水线应该满负荷工作，即各个阶段都要同时并行地工作。但是在实际情况中，流水线各个阶段可能会相互影响，阻塞流水线，使其性能下降。阻塞主要由以下两种情形引起：执行转移指令和共享资源冲突。
①转移指令的影响。通常在顺序执行指令的情况下，当CPU取一条指令时，流水线的地址计算部件可以独立地把当前PC值加上当前指令长度来计算下一条指令的地址，从而可以并行地工作，但是当流水线执行一条转移指令时，就会引起流水线的阻塞。因为在该转移指令完成之前，流水线都不能确定出下一条指令的地址。所以为了保证指令的正确执行，必须把取指段和指令地址计算段互锁。在取出转移指令后，立即锁住指令地址计算段，直到转移指令执行完成。互锁阶段流水线处于等待状态，不能满负荷工作，因而性能下降。
②共享资源访问冲突。当多条指令以流水线方式重叠执行时，由于可能会引起对共享的寄存器或存储器资源访问次序的变化，因此将导致冲突，这种情况又称为数据相关。为了避免冲突，就需要把相互有关的指令进行阻塞，这样就会引起流水线效率的下降。一般说来指令流水线级数越多，越容易导致数据相关，阻塞流水线。
在流水线中，因为在同一时刻，有多个任务在重叠地执行，虽然完成一个任务的时间与单独执行该任务相近（甚至由于分段的缘故，可能更多一些），但是从整体上看完成多个任务所需的时间则大大减少。
由给定条件可知，如果不采用流水线方式，则平均一条指定的执行时间为6+7+8+9+6=36ns。而采用了流水线后，平均一条指定的执行时间为9ns（取五级中时间最长的那一级），因此最大加速比为 36/9=4。若每一级的时间均为 7ns，则加速比为7×5/7=5。
试题13答案（44）B（45）B试题14（2004年下半年试题42）
某磁盘的转速为7200转/分，传输速度为4MB/s，控制器开销为1ms。要保证读或写一个512B的扇区的平均时间为11.3ms。那么，该磁盘的平均寻道时间最大应不超过__（42）__ms。（42）A.3.9 B.4.7 C.5.5 D.6.1
试题14分析
磁盘的存取时间包括寻道时间和等待时间。寻道时间（查找时间，seek time）为磁头移动到目标磁道所需的时间，对于固定磁头磁盘而言，无须移动磁头，只需选择目标磁道对应的磁头即可。等待时间为等待读写的扇区旋转到磁头下方所用的时间。一般选用磁道旋转一周所用时间的一半作为平均等待时间。寻道时间由磁盘机的性能决定。
在本题中，因为磁盘的转速为7200转/分，即磁盘每转一圈所需的时间为8.33ms，因此，平均等待时间约为4.17ms。已知传输速度为4MB/s，则读写512B所需时间为0.122ms。
又已知控制器开销为1ms，且要保证读或写一个512B的扇区的平均时间为11.3ms。则平均寻道时间最大为11.3-1-0.122-4.17=6.008。
试题14答案（42）D试题15（2004年下半年试题43-45）
若某分页管理的虚拟存储器共有8个页面，每页为1024B，实际主存为4096B，采用页表法进行地址映像。若页表的内容如表1-2所示，则发生页面失效的全部虚页号为__（43）__，虚拟地址1023所对应的主存实地址页内偏移地址为__（44）__，主存实地址为__（45）__。表1-2 页表的内容（43）A.2、3、5、7 B.0、1、4、6
C.1、5、6、7 D.0、2、3、4（44）A.656 B.1023 C.2047 D.4095（45）A.656 B.1023 C.2047 D.4095
试题15分析
分页的基本思想是把程序的逻辑空间和内存的物理空间按照同样的大小划分成若干页面，以页面为单位进行分配。
在页式存储管理中，系统中虚地址是一个有序对（页号，位移）。在本题中，共有8个页面，每页为1024B，则页号为高3位，页内地址（位移）为低10位。实际主存为4096B，所以实存为4页。
系统为每一个进程建立一个页表，其内容包括进程的逻辑页号与物理页号的对应关系、装入状态等。如果该页面已被分配，则装入位置1，否则置0。在本题所给的页表中，虚页号为2、3、5、7的装入位为0，这就是发生页面失效的全部虚页号。
虚拟地址1023所对应的二进制数为0001111111111，因此其虚页号为0，页内偏移地址为1023。根据页表，其对应的实页号为3，即主存实地址为4095。
试题15答案（43）A（44）B（45）D试题16（2004年下半年试题49）
数据处理流水线如图1-3所示。若每隔Δt流入一个数据，连续流入四个数据，则该流水线的实际吞吐率为__（49）__。图1-3 数据处理流水线（49）A.2/（7Δt）B.3/（7Δt）C.4/（7Δt）D.5/（7Δt）
试题16分析
流水线的吞吐率（TP）是指在单位时间内流水线所完成的任务数量或输出的结果数量。TP=n/T，其中n为任务数，T是处理完成nkk个任务所用的时间。
如果在流水线各段的执行时间均相等，输入到流水线中的任务是连续的理想情况下，一条k段线性流水线能够在k+n-1个时钟周期内完成n个任务。可以从两个方面来分析流水线完成n个任务所需要的总时间。一种分析是从流水线的输出端看，用k个时钟周期输出第一个任务，其余 n-1 个时钟周期，每个周期输出一个任务，即用 n-1 个时钟周期输出 n-1 个任务。另一种分析方法是从流水线的输入端看，用 n 个时钟周期向流水线输入n个任务，另外还要用k-1个时钟周期作为流水线的排空时间。因此，流水线完成n个连续任务需要的总时间为T=（k+n-1）Δt，其中Δt为时钟周期。k
在本题中，n=4，k=4，因此T=7Δt，TP=4/（7Δt）。k
试题16答案（49）C试题17（2005年上半年试题7）
已知[X/2]=C6H，计算机的机器字长为8位二进制编码，则[X]补补=__（7）__。（7）A.8CH B.18H C.E3H D.F1H
试题17分析
已知[X/2]=C6H，C6H化为二进制数得到11000110，求其真值，补得到-0111010。再乘以2（即左移一位）得-1110100，求此数的补码可得10001100，即8CH。
试题17答案（7）A试题18（2005年上半年试题46-47）
内存地址从AC000H到C7FFFH，共有__（46）__K个地址单元，如果该内存地址按字（16bit）编址，由28片存储器芯片构成。已知构成此内存的芯片每片有16K个存储单元，则该芯片每个存储单元存储__（47）__位。（46）A.96 B.112 C.132 D.156（47）A.4 B.8 C.16 D.24
试题18分析
C7FFFFH-AC000H=1BFFFH，把1BFFFH转换为10进制数得到114687，再化为K，即114687/1024=112K。已知是内存地址按字（16bit）编址，则共有112K×16位。该内存由28片存储器芯片构成，每片有16K个存储单元，则该芯片每个存储单元存储（112K×16）/（28×16K）=4位。
试题18答案（46）B（47）A试题19（2005年上半年试题48-50）
已知某高速缓存cache采用组相联映像方式，即组间直接映像，组内全相联映像。假设主存容量为4096块，每块256B，高速缓存包含32块，分8组，每组4块。高速缓存的地址变换表应包含__（48）__个存储单元；每个存储单元应能存放__（49）__位二进制数；每次参与相联比较的是__（50）__个存储单元。（48）A.8 B.16 C.32 D.48（49）A.7 B.8 C.9 D.10（50）A.4 B.8 C.12 D.16
试题19分析
在本题中，已知主存容量为 4096×256=1MB 字节编址，由于 202=1MB，所以主存地址应为20位。主存分为4096/32=128个区，每7个区分为8组，每组4块。因为2=128，所以区号需要7位地址，组内块号地址为2位。
高速缓存的地址变换表（块表）应包含32个存储单元，每个存储单元的长度为主存地址区号长度加上组内块号地址长度，即9位二进制数。因为主存中的各页与cache的组号有固定的映像关系，但可自由映像到对应的cache组中的任一块，所以每次参与相联比较的是4个存储单元。
试题19答案（48）C（49）C（50）A试题20（2005年下半年试题23）
131-45=53在__（23）__进制下成立。（11）A.六 B.七 C.八 D.九
试题20分析
在六进制中，131-45=42；在七进制中，131-45=53；在八进制中，131-45=66；在九进制中，131-45=15。
试题20答案（23）B试题21（2005年下半年试题45）
利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于__（45）__计算机。（45）A.SISD B.MISD C.SIMD D.MIMD
试题21分析
利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，主要用于中、粗粒度的并行进程的高效并行处理。因为这种机群系统多机并行处理是在进程级、任务级上进行的，所以属于多指令流多数据流（MIMD）的系统结构。
试题21答案（45）D试题22（2005年下半年试题49-50）
某数据处理流水线如图1-4所示，若每隔3Δt流入一个数据，连续处理4个数据。此数据处理流水线的实际吞吐率为__（49）__。此时该流水线的效率为__（50）__。图1-4 某数据处理流水线（49）A.4/（12Δt）B.4/（13Δt）C.4/（14Δt）D.4/（15Δt）（50）A.2/3 B.2/5 C.2/7 D.2/9
试题22分析
在时空图上，流水线的效率定义为n个任务占用的时空区与k个流水段总的时空区之比。实际上，n个任务占用的时空区就是顺序执行n个任务所使用的总的时间T。而用一条k段流水线完成n个任务的总0的时空区为kT，其中，T是流水线完成n个任务所使用的总时间。计kk算流水线效率的一般公式为：
具体到本题，画出数据处理流水线时空图，如图1-5所示。利用时空图可以看到，4个数据的处理时间为15Δt，其吞吐率为4/（15Δt）。（具体计算方法请参考试题24的分析）。4个数据实际使用的时空区为4×6Δt，而总的时空区为4×15Δt。故该流水线的效率为24/60=2/5。图1-5 时空图
试题22答案（49）D（50）B试题23（2006年上半年试题14-15）
某计算机主存按字节编址，主存与高速缓存cache的地址变换采用组相联映像方式（即组内全相联，组间直接映像）。高速缓存分为2组，每组包含4块，块的大小为512B，主存容量为1MB。构成高速缓存的地址变换表相联存储器容量为__（14）__。每次参与比较的存储单元为__（15）__个。（14）A.4×10bit B.8×10bit C.4×11bit D.8×11bit（15）A.1 B.2 C.4 D.8
试题23分析
已知主存容量为 1MB，按字节编址，所以主存地址应为 20 位，主存可分为1MB/512B=2048 块。在组相联映像方式中，主存与 cache 都分组，主存中一个组内的块数与cache的分组数相同。因为10高速缓存分为2组，所以主存每组2块，主存可分为2048/2=1024=2个组。因此需要10位组号。
因为高速缓存共有8块，因此，其地址变换表（块表）应包含8个存储单元，每个存储单元的长度为主存地址组号长度，即10位二进制数。
因为主存中的各块与cache的组号有固定的映像关系，但可自由映像到对应的cache组中的任一块，所以每次参与相联比较的是4个存储单元。
试题23答案（14）B（15）C试题24（2006年上半年试题16-17）
设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为Δt。若采用常规标量单流水线处理机（即该处理机的度为 1），连续执行 12 条指令，共需__（16）__Δt。若采用度为 4 的超标量流水线处理机，连续执行上述 12 条指令，只需__（17）__Δt。（16）A.12 B.14 C.16 D.18（17）A.3 B.5 C.7 D. 9
试题24分析
单流水线处理机的度为1，即通常所有的线性流水线计算机。在线性流水线中，在流水线各段的执行时间均相等（设为Δt），输入到流水线中的任务是连续的理想情况下，一条k段线性流水线能够在（n+k-1）时间内完成n个任务。在本题中，n=12，k=3，因此，共需时间为14Δt。
在度为4的超标量流水线处理机中，同时运行4条流水线，连续执行12条指令，则每条流水线执行3条。此时，n=3，k=3，因此，共需时间为5Δt。
试题24答案（16）B（17）B试题25（2006年上半年试题20-21）
编号为0、1、2、3、…、15的16个处理器，用单级互联网络互联。当互联函数为Cube（4维立方体单级互联函数）时，6号处理器与3__（20）__号处理器相连接.若采用互联函数Shuffle（全混洗单级互联函数）时，6号处理器与__（21）__号处理器相连接。（20）A.15 B.14 C.13 D.12（21）A.15 B.14 C.13 D.12
试题25分析
请参考试题11的分析。
试题25答案（20）B（21）D
试读结束[说明：试读内容隐藏了图片]