作者：王文利
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
电子组装工艺可靠性试读：
前言
对电子产品而言，一是高效率、低成本的制造，即电子产品的可制造性问题；二是电子产品的质量与可靠性问题。可制造性问题是制造厂家关注的重点，而电子产品的质量与可靠性问题则是客户评价产品的主要标准。在电子产品竞争越来越激烈的今天，越来越多的公司开始关注电子产品的可靠性问题，因为提高产品的质量与可靠性也就是提高客户的满意度、增加产品的竞争力。随着电子产品的核心芯片与产品设计方案越来越集中，影响产品质量与可靠性的因素集中在制造和应用层面，而电子产品组装工艺的质量与可靠性对产品的质量与可靠性的影响也越来越大。
目前国内尚没有系统地讲述电子组装工艺可靠性方面的图书，国外已有的电子组装可靠性方面的图书也比较偏重于某一方面的论述，如焊点可靠性的有限元仿真分析等，对于大多数的SMT工程界从业人员来说，迫切需要一本比较全面、系统的电子组装工艺可靠性方面的图书。通过阅读本书，读者可对电子组装可靠性有一个系统的了解，以便对日常工作中开展电子组装的可靠性工作提供指导，本书的目标就在于此。本书针对电子行业越来越关注的产品工艺可靠性问题，阐述了电子工艺可靠性的主要失效形式、失效机理、焊点与PCB的可靠性设计，焊点的仿真分析与寿命预测、工艺可靠性实验、工艺失效分析以及专项工艺可靠性问题，如无铅工艺可靠性问题、BGA器件与QFN器件应用的可靠性问题，这些都是编著者在总结多年从事SMT可靠性工程实践经验和对在职人员培训的基础上，根据业界SMT工程人员对可靠性要求越来越迫切的实际情况确定的内容和主题，因此本书的重点集中在工程应用层面，以工程实用性为出发点，尽量减少不必要的可靠性理论论述。
全书按照元器件、焊点和PCB为主体的可靠性设计、组装工艺过程的可靠性应用、工艺失效分析技术和可靠性实验，以及专项工艺可靠性问题为主线展开论述，基本覆盖了电子组装工艺可靠性的主要方面。本书参考了国内外最新的研究成果及发展现状，对于从事电子产品硬件设计、CAD、工艺设计、质量管理等电子制造业的工程技术人员和科研人员，以及高等院校电子制造相关专业的教师、大学生和研究生都有很好的参考价值。
本书主要由深圳信息职业技术学院信息技术研究所王文利博士和河南科技大学闫焉服博士负责编写，河南科技大学郭晓晓、刘淑英和冯丽芳等老师参与了部分章节的撰写工作。在本书的编写过程中得到中国电子学会SMT专业委员会和深圳市拓普达资讯有限公司的大力协助，桂林电子科技大学陈冠方教授参与了本书的编写工作，提出了中肯的意见，并进行了审校。
由于时间仓促和水平有限，书中难免存在不足之处，真诚期望同行专家和读者指正。
编著者
2011年3月编审委员会成员名单
主任委员：毕克允
副主任委员：金存忠 王春青 陈冠方
委员：（按音序排列）曹白杨 冯明发 顾霭云 顾本斗 韩满林 李国洪 李明雨 李宁成 李世玮 刘哲 郭朝阳 潘开林 舒平生 孙凤莲 马孝松 王晓 王文利 闫焉服 赵雄明 郑冠群 钟秉刚 朱涛第1章 电子组装工艺可靠性概述
随着电子产品的广泛应用，电子产品的可靠性已成为一个突出的问题。大多的应用场合都要求电子产品必须稳定、可靠、安全地运行。在航空、航天、军事、通信、金融、监控等领域，电子系统的故障与失效都可能造成巨大损失。
由于电子产品由种类复杂、材料各异的电子元器件、PCB、焊料、辅料以及软件等组成，所以电子产品与系统的可靠性就显得尤其复杂。从电子产品的制造角度来看，电子制造可以分成4个层次，即电子制造的0级（半导体制造）、1级（PCB设计与制造、IC封装、无源器件的制造、工艺材料及其他机电元件的制造）、2级（电子产品的板级组装）、3级（电子产品的整机装联），电子制造技术的4层分级如图1.1所示。对应4级分层，电子产品的可靠性也可以分成4个层面，对应整机装联（3级）的是电子产品系统级可靠性，对应板级组装（2级）的是板级工艺可靠性，也就是表面组装工艺的可靠性，对应封装、元器件和工艺材料（1级）的是元器件的可靠性，对应半导体制造（0级）的是半导体工艺的可靠性。图1.1 电子制造技术的4层分级
电子产品的系统可靠性表示电子产品或系统在规定的条件下和规定的时间内完成规定功能的能力。与其他产品，如机械产品的可靠性要求一样，电子产品的系统可靠性已经建立了较为成熟的理论体系，比如电子产品系统可靠性预计与分配和电子产品系统可靠性的设计等[1，2]。同样，对于电子制造0级（半导体制造）和部分1级（测试封装和元器件）的可靠性问题也已经有了比较系统的理论体系，但对于电子制造2级（板级组装）以及与此紧密相关的部分1级内容（如PCB设计与制造和电子工艺材料等）的可靠性问题，业界还没有系统讲述电子组装工艺可靠性的论著，发表的组装工艺可靠性论文也主要集中在对具体问题的可靠性分析上。随着电子产品制造工艺越来越复杂，应用条件越来越苛刻，应用场合越来越广泛，电子组装工艺问题带来的产品失效和可靠性问题越来越突出，业界从业人员迫切需要对电子组装工艺的可靠性有一个全面的了解，以便更好地指导电子组装工艺可靠性日常工作。
电子组装工艺可靠性是为电子产品的系统可靠性提供保障的，但目前业界尚没有建立完善的系统理论，能够将电子产品的系统可靠性要求分解到组装工艺层面的具体可靠性指标中。针对电子组装工艺的可靠性，还主要停留在可靠性设计指南上，部分理论完善的研究对象可以实现可靠性寿命分析，如针对焊点和过孔的可靠性寿命预测已经有了较为完善的理论模型。目前业界对电子组装工艺可靠性论述比较系统只有IPC-D-279 Design Guidelines for Reliable Surface Mount Technology Printed Board Assemblies（电子组装印制板组装件可靠[3]性设计指南），但这一指南是在1996年7月发布的，此后再也没有升级过，主要原因就是电子组装工艺的可靠性相当复杂，因此虽然15年来电子组装技术得到了很大的发展，但指导电子组装工艺技术的可靠性标准却没有与时俱进。业界大型的国际公司都根据自己产品的特点和已有的可靠性设计经验建立自己的电子组装工艺可靠性体系，而中小型的电子企业由于缺乏技术的积累和专业人才，往往没有形成自己的电子组装工艺可靠性设计与保证体系，不断出现因为工艺可靠性的问题产生的产品失效和寿命不达标等可靠性问题。
电子组装工艺的可靠性设计（Design For Reliability）包括三方面的工作，即仿真设计、失效分析和可靠性实验，如图1.2所示为电子组装工艺可靠性设计系统的组成。业界领先的大型电子类公司的工艺可靠性部门业务开展和人员配置基本上也是按照这个框架来进行的。这三方面的工作可以完成组装工艺可靠性从定性分析到定量设计的需求。但是对于大部分的中小型电子企业往往很难建立起来这么系统庞大、组织完整的可靠性部门与设计流程，对他们来说，更有效方法的可能是建立自己的电子组装工艺可靠性规范或指南，用来指导在PCB设计阶段、PCBA组装过程、工艺失效分析和工艺可靠性试验中，以及新工艺出现时如何采取措施来保证可靠性要求，如果能够做到这一点，就可以解决他们目前遇到的绝大部分组装工艺可靠性问题。
本书就是基于这一思路来组织材料的，没有涉及太多的可靠性数学与理论模型，而是以指导电子组装工艺可靠性工作的开展为出发点。本书针对电子行业越来越关注的产品工艺可靠性问题，阐述了电子工艺可靠性的主要失效形式、失效机理、焊点与PCB的可靠性设计、焊点的仿真分析与寿命预测、工艺可靠性实验、工艺失效分析，以及专项工艺可靠性问题，如无铅工艺可靠性问题、BGA器件与QFN器件应用的可靠性问题，全书按照元器件、焊点和PCB的可靠性设计、组装工艺过程的可靠性应用、工艺失效分析技术和可靠性实验，以及专项工艺可靠性问题为主线开展论述，基本覆盖了电子组装工艺可靠性的主要方面。图1.2 电子组装工艺可靠性设计系统的组成参考文献
[1]李海泉，李刚.系统可靠性分析与设计.科学出版社，2003.
[2]张增照，潘勇.电子产品可靠性预计.科学出版社，2007.
[3]IPC-D-279 Design Guidelines for Reliable Surface Mount Technology Printed Board Assemblies，IPC Technical Report，July 1996.第2章 印制电路板的可靠性设计2.1 孔的可靠性设计2.1.1 印制电路板上孔的分类
孔（Via）是多层PCB电路板的重要组成部分，钻孔的费用通常占PCB制作费用的30%～40%。因此过孔设计也成为PCB设计的重要部分之一。简单地说，PCB上的每一个孔都可以称为过孔。从作用上看，过孔可以分成两类：一是用做各层间的电气连接；二是用做器件的固定或定位。从工艺制程上来说，这些过孔一般又分为三类，即盲孔（Blind Via）、埋孔（Buried Via）和通孔（Through Via）。
盲孔位于印制电路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率（孔径）。盲孔结构如图2.1所示。图2.1 盲孔结构图
埋孔是指位于印制电路板内层的连接孔，它不会延伸到线路板的表面。埋孔位于线路板的内层，层压前利用通孔成型工艺完成，在孔形成过程中可能还会重叠做好几个内层。埋孔结构如图2.2所示。图2.2 埋孔结构图
第三种孔称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印制电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。从设计的角度来看，一个过孔主要由两部分组成，一是中间的钻孔（Drill Hole），二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。通孔结构如图2.3所示。图2.3 通孔结构图
显然，在设计高速高密度的PCB时，电路板设计者总是希望孔越小越好，这样PCB上可以留有更多的布线空间；另外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔（Drill）和电镀（Plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；就目前的PCB制作技术水平，当PCB基板厚度与孔径之比（即厚径比）超过10时，就无法保证孔壁的均匀镀铜，而镀层厚度的不均匀，特别是镀层中间位置的镀层疏松、过薄会严重影响孔的疲劳寿命。2.1.2 影响通孔可靠性的关键设计参数
印制电路板通孔（PTH）的热循环疲劳失效是电子产品互连失效的主要形式之一。通孔可靠性评估主要分为两个步骤，即首先进行应力-应变评估，然后进行低周疲劳寿命评估。在IPC的研究报告中给出了上述两个模型，即应力-应变评估模型和疲劳寿命评估模型，以及[1，2]进行通孔可靠性评估所需的相关参数信息。
在工程实际中仍主要应用这两个模型对PTH的可靠性进行评估。IPC的PTH疲劳寿命评估模型是根据对铜箔进行的大量实验的数据结果总结得到的。由于IPC方法的假设前提，其应力-应变评估模型不满足PTH镀层端面的边界自由条件，也不满足镀层与基板粘结处的位移连续条件。由此模型计算得到的应力在PTH镀层中是均匀分布的，但在工程实际中，PTH失效通常发生在镀层中心处和孔肩位置处，如图[1]2.4所示。IPC研究报告中记录的39组样品的试验结果也表明，试验样品中有9组未发生失效，2组失效发生在焊盘转角处，其余28组失效均发生在镀层轴向靠近中心处。可见，镀层轴向中心处的断裂失效是PTH失效的最主要形式，这与工程实际中经常发生失效的位置是一致的。
参考文献[3]针对上述问题，对IPC的应力-应变模型进行了改进。在改进模型的研究中发现，PCB基板厚度与孔径之比（即厚径比）、基板厚度与镀层厚度之比，以及基板作用半径与孔半径之比是影响PTH 疲劳寿命的主要几何设计参数。在改进的解析模型基础上，给出并分析了PTH 疲劳寿命对这三组几何设计参数的灵敏度。选取工程取值范围内的PCB几何设计参数，计算得到的灵敏度可以用于指导PCB的设计，提高PCB和PTH的可靠性。PTH孔中间位置的热应力疲劳失效如图2.5所示。图2.4 PTH常见失效位置[4]图2.5 PTH孔中间位置的热应力疲劳失效2.2 PCB走线的可靠性设计
印制导线宽度和间距是重要的设计参数，既影响 PCB 的电气性能和电磁兼容性，又影响 PCB 的可制造性和可靠性。印制导线的宽度由导线的负载电流、允许温升和铜箔的附着力决定。导线的宽度和厚度决定导线的截面积，导线的截面积越大，载流量就越大，但是电流流过导线会产生热量并引起导线温度升高，温升的大小受电流和散热条件影响，而允许的温升是由电路的特性、元器件的工作温度要求和整机工作的环境要求等因素决定的，所以温升必须控制在一定的范围之内。印制导线附着在绝缘基材上，过高的温度会影响导线对基材的附着力，所以设计导线宽度时应考虑在选定铜箔厚度的基材基础上，在导线需要的负载电流、导线允许的温升和铜箔的附着力都能满足要求的情况下确定印制导线的宽度。比如对于导线宽度不小于0.2 mm，厚度为35μm以上的铜箔上，当其负载电流为0.6 A时，温升一般不会超过10℃。由于SMT印制板和高密度的信号导线其负载电流很小，导线宽度可以达到 0.1 mm，但导线越细其加工难度就越大，负载电流能力也越小。所以，在布线空间允许的情况下，应适当选择宽一些的导线，一般接地线和电源线应设计得较宽，这样既有利于降低导线的温升，又有利于制造。
印制导线的间距由导线之间的绝缘电阻、耐电压要求和电磁兼容性以及基材的特性决定，也受制造工艺的限制。印制板表面层导线间的绝缘电阻是由导线间距、相邻导线平行段的长度、绝缘介质（包括基材和空气）、印制板的加工工艺质量、温度、湿度和表面的污染等因素所决定的。一般来说，绝缘电阻和耐电压要求越高，其导线间距就应适当加宽。当负载电流量较大时，导线间距小则不利于散热，导线间距小的印制板温升也比导线间距大的板高，所以在设计时，对负载电流较大的导线和电位差较大的相邻导线，在布线空间允许的情况下，应适当加大导线间距，这样既有利于制造，也有利于降低高频信号线的相互干扰。一般地线、电源线的导线宽度和间距都大于信号线的宽度和间距。考虑到电磁兼容性要求，对高速信号传输线其相邻导线边缘间距应不小于信号线宽度的2倍（即2W原则），这样可以大大降低信号的串扰，也有利于制造。
在设计印制电路板时，应根据信号质量、电流容量及PCB厂家的加工能力，选择合适的走线宽度及走线间距，同时应考虑以下的工艺可靠性要求：
① 根据目前大多数PCB厂家的加工能力，一般要求线宽／线间距不小于4 mil/4 mil；
② 走线拐弯处不允许有直角转折点；
③ 为避免两条信号线之间的串扰，平行走线时应拉开两线距离，最好采取垂直交叉方式或在两条信号线之间加一条地线；
④ 板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充；
⑤ SMT焊盘引出的走线，尽量垂直引出，避免斜向拉线，如图2.6所示；图2.6 SMT焊盘引出走线
⑥ 当从引脚宽度比走线细的SMT焊盘引线时，走线不能从焊盘上覆盖，应从焊盘末端引线，如图2.7所示；
⑦ 当密间距的SMT焊盘引线需要互连时，应在焊盘外部进行连接，不允许在焊盘中间直接连接，如图2.8所示；
⑧ 应尽可能避免在细间距元器件焊盘之间穿越连线，确需在焊盘之间穿越连线的，应用阻焊对其加以可靠的遮蔽；
⑨ 在有金属壳体直接与PCB接触的区域不允许有走线，如散热器和卧装电压调整器等金属体不能与布线接触，各种螺钉和铆钉安装孔的禁布区范围内严禁布线，以免造成短路隐患。图2.7 SMT焊盘末端走线图2.8 SMT焊盘引脚间走线2.3 焊盘的散热设计
在设计PCB时加散热铜箔或大面积电源和地铜箔可以有效地提高热传导效率，焊盘的热设计是否得当对焊点的可靠性有较大的影响。一般情况下，要求SMT焊盘两端的热容量尽量相当，否则，很容易在再流焊接时产生片式元件立碑现象。当焊盘需要和大面积铜箔连接时，焊盘与铜箔间应以“米”字形或“十”字形连接，以增加与铜箔间的热阻，防止加工时焊盘热量传导过快。散热焊盘设计如图2.9所示。图2.9 散热焊盘设计2.4 考虑机械应力的PCB布局设计
在SMT组装、测试、运输和使用过程中，不可避免地会产生机械应力，当机械应力超出了某些元器件和走线的应力极限时，就会导致元器件产生裂纹，严重时甚至导致元器件开裂失效，严重影响产品的可靠性。常见的应力敏感元件有多层陶瓷电容（MLCC），特别是大尺寸的MLCC更是对应力比较敏感。
常见的产生机械应力的场合有：
① 在贴片过程中，贴片头产生的机械应力；
② 焊接后，若PCB上存在大的翘曲变形，整机装配时板子变形恢复时产生的机械应力；
③ 拼板PCB在分割时产生的机械应力；
④ ICT测试时产生的机械应力；
⑤ 螺钉紧固时产生的机械应力。
从可靠性设计的角度来看，可以从布局的方面来改善机械应力造成的可靠性问题，基本原则是：在布局时对于应力敏感的元器件，如MLCC等，应考虑应力禁布区域，避开高应力区域。
比如在分板时，不同的布局方向器件中产生的应力大小是不同的，平行于辅助边的器件中产生的应力会小于垂直于辅助边的器件，因此在布局时，除了禁布区内不要布局器件外，对布局方向也要要求，如图2.10所示。同样，PCB的变形方向不同对器件的影响也不一样，如图2.11所示，当PCB产生如图所示的变形方向时，布局元件的长边与变形方向一致，元件内部的应力较大，相反方向则应力较小，因此推荐的布局方向如图2.11所示。图2.10 考虑分板应力影响的器件布局要求图2.11 考虑PCB变形时的器件布局要求参考文献
[1]IPC-TR-579.Round robin reliability evaluation of small diameter plated through holes in printed wiring boards【S】.IPC Technical Report，September 1988.
[2]IPC-TR-484.Results of IPC copper foil ductility round robin study【S】.IPC Technical Report，April 1986.
[3]孙博，张叔农，谢劲松，张源，PCB镀通孔疲劳寿命对设计参数的灵敏度分析，电子元件与材料，2006，25（9）：60-63.
[4]Viswanadham，Puligandla/Singh，Pratap，Failure Modes and Mechanisms in Electronic Packages，Kluwer Academic Pub，1998.第3章 焊点失效机理与寿命预测3.1 焊点失效机理
随着电子产品组装密度越来越高，承担机械与电气连接功能的焊点尺寸越来越小，而任意一个焊点的失效就有可能造成器件甚至系统的整体失效。因此，焊点的可靠性是电子产品可靠性的关键之一。在实际中，焊点的失效通常由各种复杂因素相互作用引发，不同的使用环境有不同的失效机理，焊点的主要失效机理包括热致失效、机械失[1]效和电化学失效等。3.1.1 热致失效
热致失效主要是指由热循环和热冲击引起的疲劳失效，高温导致的失效同样包括在内。由于表面贴装元件、PCB 和焊料之间的热膨胀系数（Coefficient of Thermal Expension，CTE）不匹配，如图3.1 所示，当环境温度发生变化（如环境温度的周期性起伏）或元件本身功率发热（电源的周期性通／断）时，由于元器件与基板的热膨胀系数CTE不一致，焊点内就会产生热应力，应力的周期性变化导致焊点的热疲劳失效。热疲劳失效的主要变形机理是蠕变，当温度超过熔点温度（以K为单位）的一半时，蠕变就成为重要的变形机理。对于锡铅焊点而言，即使在室温时已超过熔点温度的一半，因此在热循环过程中蠕变成为主要的热变形疲劳失效机理。图3.2所示为因CTE不匹配造成的焊点热疲劳开裂，上图为片式元件的焊点疲劳开裂，下图为翼形引脚焊点的疲劳开裂。图3.1 热循环中无引脚焊点和有引脚焊点的变形情况图3.2 因CTE不匹配造成的焊点热疲劳开裂
相对于热循环而言，热冲击造成的失效是由不同温升速率或冷却速率（大于30℃/min）给组件带来的较大附加应力而产生的。在热循环时，可以认为组件各部分的温度完全一致；而在热冲击条件下，由于比热、质量、结构和加热方式等各种因素的影响，组件各部分温度不相同，从而产生附加的热应力。热冲击会导致许多可靠性问题，如过载中的焊点疲劳、敷形涂覆（Conformal Coating）处的裂纹导致腐蚀失效和组件故障。热冲击还有可能导致在缓慢的热循环过程中没有出现的失效形式。3.1.2 机械失效
机械失效主要是指由机械冲击引起的过载与冲击失效以及由机械振动引起的机械（振动）疲劳失效。当印制电路组件受到弯曲、晃动或其他的应力作用时，将可能导致焊点失效。一般而言，越来越小的焊点是组件中最薄弱的环节。然而，当它连接柔性结构如有引脚（如翼形引脚）的元件到PCB上时，由于引脚可以吸收一部分应力，故焊点不会承受很大的应力。但是当组装无引脚元件时，特别是对于大面积的BGA 类器件，当组件受到机械冲击时，例如，跌落或PCB在后续的装配和测试工序中受到了较大的冲击或弯曲，而元件本身的刚性又比较强时，焊点就会承受较大的应力。特别对于无铅焊接的便携式电子产品，由于它的小体积、重量轻和易于滑落等特点，使其在使用过程中更容易发生碰撞或跌落。而无铅焊料相比传统的锡铅焊料较高的弹性模量和其他不同的物理、力学特征使得无铅焊点抗机械冲击能力下降。因此，对于无铅化后的便携式电子产品，其跌落冲击可靠性更应该引起重视。当焊接部位受到由振动产生的机械应力反复作用时，会导致焊点疲劳失效。即便当这种应力远低于屈服应力水平时，也可能引起金属材料疲劳。经过大量小幅值、高频率振动循环之后，振动疲劳失效就会发生。尽管每次振动循环对焊点的破坏很小，但经过很多次循环，将会在焊点处产生裂纹。随着时间的推移，裂纹还会随循环次数的增加而蔓延。对于无引脚元件焊点来说，这种现象更为严重。图3.3为机械过应力造成的BGA焊点韧性断口界面的形貌。图3.3 机械过应力造成的BGA焊点韧性断口界面的形貌3.1.3 电化学失效
电化学失效是指在一定的温度、湿度和偏压条件下，由于发生电化学反应而引起的失效。电化学失效的主要形式有：导电离子污染物引起的桥连、枝晶生长、导电阳极丝（CAF）生长和锡须等。离子残留物与水汽是电化学失效的核心要素。残留在PCB 上的导电离子污染物，可能引起焊点间的桥连。特别是在潮湿的环境中，离子残留物是电的良导体，它们能跨过金属和绝缘表面移动而形成短路。离子污染物可以由多种途径产生，包括印制电路板制造工艺、焊膏或助焊剂残留物、手工操作污染或大气中的污染物。
在水汽和低电流的直流偏压的综合影响下，由于电解引起金属从一个导体（阳极氧化成离子）向另一个导体（阴极）迁移，会发生外形像树枝或蕨类植物的金属枝晶生长。银的迁徙是最常见的，铜、锡、铅也容易受晶枝生长的影响，只是它们慢于银的枝晶生长。同其他金属生长的情况一样，这种失效机理能够导致短路、漏电和其他电故障。
导电阳极丝（CAF）生长是枝晶生长的特例。越过绝缘体和数个导体之间的离子运输，造成金属细丝在绝缘体表面的生长。这种情形可以引起邻近导电线路的短路。“锡须”指器件在长期储存、使用过程中，在机械、湿度、环境等作用下，会在锡镀层的表面生长出一些胡须状的锡单晶体，其主要成分是锡。由于锡须引起航空航天等几起典型的重大事故而得到广泛的关注。关于CAF和锡须的详细讨论见本书第8章无铅组装工艺可靠性。3.2 焊点疲劳寿命预测模型
电子组装焊点在环境温度循环条件下的失效现象是导致微电子装联失效的主要原因。针对焊点在温度历程下的失效行为，国内外学者进行了广泛的试验研究。试验方法主要是测试电子组装焊点的热疲劳寿命和软钎焊焊点的等温疲劳行为。前者可以用于评价不同的软钎焊工艺及不同的焊点形式结构对热疲劳寿命的影响，但由于电子组装焊点结构的微细特征，温度循环试验过程中对焊点内部力学信息变化的实时测量极为困难，因此热疲劳试验可得到的有价值信息仅为疲劳寿命。后者虽然可以通过巧妙的试验设计得到等温疲劳过程中焊点部位的应力-应变实时信息，但由于标准温度循环试验涉及的温度范围较大（按照美国军标为-55～+125℃），因此如果考察不同温度的影响，试验工作量是相当大的。
有限元数值仿真模拟方法是用于节省试验资源和指导试验设计的有效方法。相关的研究表明，温度循环载荷下焊点内部的应力-应变场分布具有动态特性而且与温度历程相关。因此，正确评价温度循环历程不同阶段在焊点失效过程中所起的作用，确定出对焊点失效行为起主要作用的温度区间，将有助于等温疲劳试验设计和节省试验资源。焊点失效是其内部力学条件和金属学条件共同作用的结果，而归根结底是力学条件作用的结果。
从钎焊的角度来看，电子组装焊点是一种软钎焊搭接接头，其结构特点是一薄层韧性的软钎料合金受到相对刚性的陶瓷芯片载体和树脂基板的约束。由于陶瓷芯片载体和树脂基板之间存在热膨胀系数差-6-6（前者一般为 6×10/℃，后者一般为 20×10/℃），焊点服役环境的温度循环或设备自身的功率循环将导致焊点内部产生热应力和热应变。应力的周期性变化会造成焊点的疲劳损伤，同时相对于服役环境的温度，Sn/Pb 钎料的熔点较低，随着时间的延续，产生明显的黏性行为，导致焊点的蠕变损伤。在确定焊接工艺和设备的前提下，焊点可靠性问题主要是焊点在服役条件下的蠕变疲劳问题。研究表明，焊点的失效与材料的热膨胀系数匹配情况、焊点内部钎料的显微结构、空洞及金属间化合物的生长等密切相关。
国内外许多学者针对焊点疲劳寿命预测进行了大量研究，提出了多种寿命预测模型。这些模型主要有以塑性变形、蠕变变形、能量和断裂参量为基础等。其中以塑性变形为基础的寿命预测模型主要考虑与时间无关的塑性效应；以蠕变变形为基础的模型则是主要考虑与时间相关的效应；以能量为基础的寿命预测模型考虑到了应力与应变的迟滞能量；以断裂参量为基础的破坏理论是以断裂力学为基础，计算[2]裂纹的扩展及累积过程所造成的破坏效应。3.2.1 以塑性变形为基础的预测模型
SMT焊点在热循环过程中主要是由于塑性应变积累而造成等温低周疲劳损伤，最后导致焊点疲劳失效。基于塑性应变的焊点疲劳寿命模型应用较多的是Coffin-Manson（简称C-M方程）疲劳模型、Engelmaier疲劳模型和Soloman 疲劳模型。这些模型提供了破坏循环数与每一循环焊点塑性剪应变大小的经验关系。焊点的塑性剪应变可以通过理论计算、数值模拟或试验的方法获得。
在Coffin-Manson模型中，焊点失效循环数（N）通过疲劳延性f系数和疲劳延性指数（c）与焊点每一循环的塑性应变幅（Δε ）之间建立起指数关系p
式（3-1）仅适用于焊点的损伤完全依赖于塑性变形的情况。在实际应用中，为了考虑其他因素的影响，常常对Coffin-Manson方程[3]进行修正，如Engelmaier疲劳模型，此时，疲劳破坏时的循环数由总的剪切应变和修正的疲劳延性指数c决定。有关系式
对疲劳延性指数的修正是考虑温度和循环频率的影响，即-21.74×10 ln（1+f）。
式中，Δγ是总的塑性剪应变幅；是焊点平均温度；f 是循环频率。如果考虑蠕变的影响，则可以用ΔD取代Δγ，ΔD是包含蠕变损伤和塑性松弛的循环疲劳损伤参量。
Solomon低周疲劳模型的提出是基于剪切塑性应变是导致焊点疲[4]劳破坏的主要原因。有如下关系式
式中，Δγ是塑性剪切应变幅；N是破坏时的循环数；θ是疲劳pp延性系数的倒数；a 是材料常数。
也有人认为焊点的疲劳寿命与焊点所承受的最高温度T和循环max频率f有关，Norris 和Landzberg根据这个理论提出了疲劳模型Norris[5]和Landzberg疲劳模型
式中，c、m、n是材料常数；Δε是塑性应变幅；Q是激活能；kp是Boltzmann常数。3.2.2 以蠕变变形为基础的预测模型
蠕变的机制相当复杂，影响因素非常多，至今仍无模型能完全预测其整个过程。简单地说，蠕变可分两个机制：幂级蠕变和颗粒边界滑移蠕变。一般认为，蠕变是晶界滑移或基体位错的结果。Kench和 Fox将蠕变的基体位错滑移理论应用于焊点寿命分析，提出了Kench-[6]Fox模型，能针对幂级蠕变进行预测
式中，N是焊点破坏时的循环数；Δγ是基体蠕变应变幅；c 是fmc与焊料微观组织结构相关的材料常数。[7]
Syed蠕变应变模型则综合考虑了基体的蠕变和晶界的滑移，得到如下公式
其中，D和D分别是晶界滑移引起的累积等效蠕变应变幅和gbsmc由基体蠕变引起的等效蠕变应变幅。
试读结束[说明：试读内容隐藏了图片]