作者：毛忠宇
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
EDA精品智汇馆：IC封装基础与工程设计实例试读：
前言
随着近期国家在芯片设计与制造方面大量的实质性财力投入，国内规模较大的IC设计公司的出现与整合，与之相关的封装基板及封测厂配套生产线也相继建成，封装设计已是其中的重要一环。
芯片信号速度的提升及性能的逐年提高，使得封装设计不再是芯片与基板的一个简单信号连接，而已成为芯片项目开发的一个重要组成部分，甚至成为芯片成败的关键。
SiP的兴起，解决了不同IC工艺融合、缩短产品上市周期、增强功能方面的问题，封装的设计已成为一个重要的业务分支，它涉及的领域包括基板加工、封装电性能设计、封装测试、封装散热性能、封装机械加工、材料、封装装配和可靠性等方面。
本书的三位作者在不同公司从事封装设计较长时间，长期在一线从事具体的设计与仿真，对封装设计生产及加工有各自独特的经验及设计方法，本书把不同公司的设计方式、理念融合在一起，从不同视角、不同经验方面与读者无私共享封装设计内容。
本书总共分为10章，系统地介绍了4个最经典类型的封装。第1、8、9、10章由毛忠宇编写，第2、3、7章由袁正红编写，第4、5、6章由潘计划编写，最后由毛忠宇统一定稿。各章节的主要内容为：第1章常用封装简介；第2章Wire Bonding介绍；第3章QFP封装设计；第4章WB-PBGA封装设计；第5章WB-PBGA基板工艺；第6章WB-PBGA封装工艺；第7章SiP封装设计；第8章FC-PBGA封装设计；第9章封装链路无源测试；第10章封装设计自开发辅助工具。
本书卖点
● IC封装入门及进阶教材
● 基于工程实践的四类典型封装设计例子
● 开创读者与作者实时互动的论坛交流模式
● 图文并茂详细解说封装设计与加工步骤
● 免费提供高效封装设计辅助工具
● IC封装／SI／热／硬件／PCB工程师进阶必选
本书从构思到初稿完成只用了3个多月的时间，虽然我们尽了很大努力使内容尽可能完善及详细，但受时间、知识与能力的限制，书中难免会有错误及考虑不周的地方，恳请各位专家及读者给予指正。
有机会通过本书分享PCB/封装设计方面的知识，首先要感谢陈兰兵、胡庆虎、姜向忠三位前同事，是他们让我有机会进入这个行业并提供了让我发挥的空间。他们是国内大企业中引进PCB的仿真概念，建立、实施仿真平台及与外国PCB领域合作方面的开拓者，对国内PCB仿真设计行业有很大的贡献。他们在15年前的行为对国内PCB设计及仿真的影响在今天看来仍然是很有远见的。其次，要感谢我的妻子及女儿毛静潜，由于我在原公司工作期间经常加班，与家人在一起的时间较少，所以在此特别感谢她们的理解与支持。毛忠宇2014年3月深圳第1章常用封装简介1.1 封装
芯片加工完成后，芯片在空气中与各种杂质接触从而对芯片上的电路产生腐蚀，进而使芯片的电气性能下降，甚至损坏。同时，没有保护的芯片很易被划伤且不方便操作，而经过封装处理后的祼芯片便于装配及运输，因此封装具有把芯片的信号引出到PCB、散热及保护芯片等作用。
在应用层面上，封装是芯片与PCB之间信息传递的桥梁，封装的设计涉及材料、工艺、电性能、热性能及机械性能方面。因此，设计出一款高性价比的封装是一个比较有挑战性的工作。1.2 封装级别的定义
封装可以定义成如下级别。
Level 0：指Wafer/Die，即芯片制造、半导体制造。
Level 1：指包含了Die的封装。
Level 2：指子PCB或背板级。
Level 3：指组装后的系统级。
本书所涉及的封装主要是指Level 1，即祼芯片被封装起来后的级别。
如图1-1所示是从0级别到第4级别的示意图。图1-1 封装级别的示意图1.3 封装发展趋势简介
20世纪60、70年代，芯片规模不大，功能引脚数不多，主要使用了TO封装。随着芯片规模的扩大，紧接着又开发出了DIP封装。芯片规模每年都在增大，为适应日益增长的引脚需求，在20世纪80年代出现了SMT技术，此时出现了PLCC、SOP等封装形式。经过多年发展又出现了QFP封装，其性价比及工艺的进一步改进一直持续至今，QFP的引脚间距已从1.27mm发展到了目前的0.3mm，使得封装在同样的面积下可以容纳更多的引脚。但受到引脚框架加工精度等制造技术的限制，0.3mm已使QFP的引脚间距给后面的PCB组装带来了很大的挑战，这时一种新的封装形式应运而生：BGA（Ball Grid Array，焊球阵列）。
BGA使用基板代替传统封装用的金属框架，该封装的最大特点是使芯片引脚的I/O数大大增加。BGA的出现解决了QFP面临的难题，但是随着IC规划的进一步扩大，引出Pin的进一步增加，使得BGA的尺寸进一步加大，焊球间距进一步缩小（焊球间距已从1.27mm，1mm发展到0.8mm及以下的缩小尺寸来满足芯片引脚的需要）。
除了用于计算机及通信系统中的BGA越做越大外，消费类电子产品的BGA则朝着更小尺寸、更多功能、更轻、更薄、更高速率、更小时延及更高可靠性的方向发展。因此，在原BGA封装的基础上产生了各种新型BGA，如FBGA（Fine Pitch BGA、CSP、Chip Size/Scale Package）等。FBGA（CSP）与BGA的结构基本一样，只是焊球直径和球中心距缩小了、封装厚度更薄了，这样在相同封装尺寸下可容纳更多的I/O数，使得组装密度进一步提高，因此可以说FBGA（CSP）是缩小了的BGA。随着手持设备的发展，出现了更多形式的封装，如SiP，SOP，PiP，PoP，TSV等。
1．封装材料进展
金属、陶瓷→陶瓷、塑料→塑料。
2．封装引脚形状进展
长引线直插→短引线或无引线贴装→球状凸点。
3．封装装配方式进展
通孔插装→表面组装→直接安装。
注：一些特殊用途的封装，如微波／射频、光器件等不一定按这个趋势发展。
4．不同时期的封装
DIP封装（20世纪70年代）→SMT工艺（20世纪80年代，LCCC，PLCC，SOP，QFP）→BGA封装（20世纪90年代）→面向未来的工艺（CSP，MCM，SiP，TSV），如表1-1所示。表1-1 封装发展时间表封 装 类 型全 称盛 行 时 期20世纪80年代以Dual In-line PackageDIP前Small Out-line PackageSOP20世纪80年代Quad Flat PackageQFP1995～1997年Tape Automated BondingTAB1995～1997年Chip on BoardCoB1996～1998年Chip Scale PackageCSP1998～2000年Flip ChipFC1999～2001年Multi-Chip Model，System in MCM，SiP，2000年～现在Package，……WLCSP，Wafer Level CSP，Through Silic 2000年～现在TSV，…on Via，…
5．封装发展趋势图
封装的发展趋势是：引脚越来越多、越来越密，从简单的几个引脚到双列直插，再到表面两边表贴、四边表贴、BGA，再到SiP，3D TSV……如图1-2所示。图1-2 封装发展趋势图
6．封装热性能比较图
如图1-3所示是不同封装的热性能比较图，从该图可以看出CSP封装的热性能较差，FCBGA的热性能较好。选用封装时必须知道使用场合才能选出合适的封装。图1-3 不同封装的热性能比较图1.4 常见封装类型介绍
本节介绍最常见的封装类型，希望读者对不同封装类型有一个粗略的认识。1.4.1 TO（Transistor Outline Package）
TO即晶体管外形封装，是早期的封装规格。例如，TO-252表示插装封装。近年来，表面贴装市场的需求量增大，TO封装也发展到表面贴装式封装，如TO-252和TO-263就是表面贴装式封装。TO-252又称为D-PAK，TO-263又称为D2PAK。D-PAK封装的MOSFET有3个电极：栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作为漏极（D）直接焊接在PCB上，一方面用于输出大电流，另一方面可通过PCB散热。因此，PCB的D-PAK焊盘有三处，其中漏极（D）焊盘较大。各类TO封装的外形如图1-4所示。图1-4 各类TO封装的外形1.4.2 DIP（Dual In-line Package）
DIP即双列直插形式封装。绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。早期的CUP就采用了DIP封装的形式，使用时CPU会插到具有DIP结构的封装插座上。DIP封装结构示意图如图1-5所示。图1-5 DIP封装结构示意图
DIP封装的特点为（1）适合在印制电路板上穿孔焊接，操作方便；（2）芯片面积与封装面积之间的比值较小，因此体积也较大。
DIP封装主要有以下几种类型。
PDIP（Plastic DIP）：塑料DIP。
CDIP（Ceramic DIP）：陶瓷DIP。
SPDIP（Shrink Plastic DIP）：缩小的塑料DIP。1.4.3 SOP（Small Out-line Package）/SOJ（Small Out-line J-Lead Package）
SOP又称为SOIC（Small Outline Integrated Circuit），是DIP的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP封装标准有SOP-8，SOP-16，SOP-20，SOP-28等，SOP后面的数字表示引脚数，业界往往会把“P”省略，叫作SO（Small Out-line）。SOP封装结构示意图如图1-6所示，SOJ封装结构示意图如图1-7所示。图1-6 SOP封装结构示意图图1-7 SOJ封装结构示意图
SOP封装主要有以下几种类型：
SOJ（Small Out-line J-Lead Package/J形引脚小外形封装）；
TSOP（薄小外形封装）；
VSOP（甚小外形封装）；
SSOP（缩小型SOP）；
TSSOP（薄的缩小型SOP）；
SOIC（小外形集成电路）。1.4.4 PLCC（Plastic Leaded Chip Carrier Package）图1-8 PLCC封装结构示意图
PLCC即塑料有引线芯片载体。其引线中心距为1.27mm，引线呈J形，向器件下方弯曲，有矩形、方形两种。现在大部分主板的BIOS都采用的是这种封装形式。PLCC封装结构示意图如图1-8所示。
PLCC器件的特点为（1）组装面积小、引线强度高、不易变形；（2）多根引线保证了良好的共面性，使焊点的一致性得以改善；（3）因J形引线向下弯曲，所以检修有些不便。1.4.5 QFP（Quad Flat Package）
QFP即四侧引脚扁平封装，如图1-9所示，它是表面贴装式封装之一，引脚从四个侧面引出呈海鸥翼（L）型。其主要的材料分为陶瓷、金属和塑料三种。单从数量上看，塑料封装占绝大部分。当没有特别说明材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚规模较大的集成电路封装。图1-9 QFP封装结构示意图
QFP的主要应用集中在早期的微处理器、门陈列等数字逻辑电路，以及音响信号处理等模拟大规模集成电路。其引脚中心间距主要有1.0mm，0.8mm，0.65mm，0.5mm，0.4mm，0.3mm等多种规格，其中0.65mm中心距规格的引脚数最多为304。
QFP封装主要有以下几种种类。
● LQFP（Low Profile QFP）：TQFP（Thin QFP）。
● DPH-QFP（Die Pad Heat Sink QFP）。
● DHS-QFP（Drop in Heat Sink QFP）。
● EDHS-QFP（Exposed Drop in Heat Sink QFP）。
● E-PAD-TQFP（Exposed Pad Thin QFP）。
● Stack E-PAD LQFP。
上面各类QFP的具体介绍如下。（1）LQFP：Low Profile QFP，低高度的QFP，截面图如图1-10所示。图1-10 LQFP截面图
LQFP封装的尺寸规格如表1-2所示。表1-2 LQFP封装的尺寸规格表规 格器件高度1.60mm封装体高度1.40mm引脚宽度0.22～0.37mm0.40～0.80mm引脚间距（2）TQFP：Thin QFP，薄型QFP，截面图如图1-11所示。图1-11 薄型QFP截面图
TQFP封装的尺寸规格如表1-3所示。表1-3 TQFP封装的尺寸规格表规 格器件高度1.2mm封装体高度1.0mm0.18～0.37mm引脚宽度引脚间距0.40～0.80mm（3）DPH-QFP：Die Pad Heat Sink QFP，使用芯片垫作散热器的QFP，截面图如图1-12所示。图1-12 DPH-QFP截面图
DPH-QFP封装的尺寸规格如表1-4所示。表1-4 DPH-QFP封装的尺寸规格表规 格器件高度3.3mm封装体高度2.8mm引脚宽度0.20～0.30mm引脚间距0.50mm（4）DHS-QFP：Drop in Heat Sink QFP，带散热器的QFP，截面图如图1-13所示。图1-13 DHS-QFP截面图
DHS-QFP封装的尺寸规格如表1-5所示。表1-5 DHS-QFP封装的尺寸规格表规 格器件高度1.6mm封装体高度1.4mm引脚宽度0.22mm引脚间距0.50mm（5）EDHS-QFP：Exposed Drop in Heat Sink QFP，露散热器QFP，截面图如图1-14所示。图1-14 EDHS-QFP截面图
EDHS-QFP封装的尺寸规格如表1-6所示。表1-6 EDHS-QFP封装的尺寸规格表规 格器件高度3.6mm封装体高度3.2mm引脚宽度0.18～0.30mm引脚间距0.40～0.50mm（6）E-PAD-TQFP：Exposed Pad Thin QFP，露焊盘薄型QFP，截面图如图1-15所示。图1-15 E-PAD-TQFP截面示意图
E-PAD-TQFP封装的尺寸规格如表1-7所示。表1-7 E-PAD-TQFP封装的尺寸规格表规 格器件高度1.2mm封装体高度1.0mm引脚宽度0.22mm引脚间距0.55mm（7）Stack E-PAD LQFP：Stack Exposed-PadLQFP，芯片叠加露焊盘低高度QFP，截面图如图1-16所示。图1-16 Stack E-PAD-LQFP截面图
Stack E-PAD-LQFP封装的尺寸规格如表1-8所示。表1-8 Stack E-PAD LQFP封装的尺寸规格表规 格器件高度1.6mm封装体高度1.4mm引脚宽度0.22～0.37mm引脚间距0.40～0.80mm1.4.6 QFN（Quad Flat No-lead Package）/LCCC（Leadless Ceramic Chip Carrier Package）
1．QFN
QFN是一种无引脚封装（现在多称为LCC），呈正方形或矩形，封装底部的中央位置有一个大面积裸露焊盘，围绕大焊盘的封装外围四周为I/O引脚。由于QFN封装不像传统的QFP那样具有海鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数及封装体内的引管电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘为其中的一部分散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在PCB上，在PCB中还可设计散热过孔，从而提升热性能。
以32引脚QFN与传统的28引脚PLCC封装相比为例，其面积（5mm×5mm）缩小了84%，厚度（0.9mm）降低了80%，质量（0.06g）减轻了95%，电子封装寄生效应使其性能提升了50%，因此它非常适合应用在手机、数码相机、PDA及其他便携小型电子设备的高密度印制电路板上。
QFN的引脚数一般为14到100。其材料有陶瓷和塑料两种。当有LCC标记时，基本上都是陶瓷QFN。其电极触点中心距为1.27mm。塑料QFN是以玻璃环氧树脂印制基板基材的一种低成本封装。其引脚中心距除1.27mm外，还有0.65mm和0.5mm两种。这种封装也称为塑料LCC、PCLC、P-LCC等。如图1-17所示为QFN的截面图及透视图。图1-17 QFN的截面图及透视图
如图1-18所示为QFN的顶视图及底视图。图1-18 QFN的顶视图及底视图
2．LCCC图1-19 LCCC封装示意图
当QFN中使用陶瓷时称为LCCC（无引线陶瓷芯片载体）。其引脚中心距一般有1.0mm、1.27mm两种。这类封装的引脚数通常为18～156个。LCCC封装示意图如图1-19所示。
LCCC有如下特点：（1）寄生参数小，噪声、延时特性明显改善；（2）应力受力小，焊点易开裂。
LCCC用作高速、高频集成电路封装，主要用于军用电路。1.4.7 Leadframe的进化
从前面的介绍可知Leadframe的进化如图1-20所示，即MQFP→QFP→LQFP→TQFP→TSSOP→QFN，其体积越来越小，厚度越来越薄（从原来的3.93mm到0.8mm）。图1-20 Leadframe进化示意图1.4.8 PGA（Pin Grid Array Package）图1-21 PGA封装示意图
PGA即插针网格阵列封装，这种封装形式在芯片的内外有多个方阵形插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座即可。PGA封装示意图如图1-21所示。
从486CPU开始，为了方便安装和拆卸，出现了一种名为ZIF（Zero Insertion Force socket）的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
PGA封装的基材基本上都采用了多层陶瓷基板。如果没有专门说明材料名称，多数为陶瓷PGA。1.4.9 LGA（Land Grid Array Package）
LGA即焊盘陈列封装。它在基板底制作有焊盘陈列，以表面贴装的方式使用，如图1-22所示。LGA具有质量轻、体积小、机械及热性能优异等特点，且由于少了焊球，可使电感进一步减小，因此它可应用于更高速的数字电路。图1-22 LGA封装示意图
LGA与QFP相比，能够以比较小的封装容纳更多的输入／输出引脚。另外，由于引线的电感小，所以它对于高速LSI来说是很适用的。但其插座制作复杂，成本高。1.4.10 BGA（Ball Grid Array Package）
BGA即球栅阵列封装。随着集成电路技术的发展，芯片的规模越来越大，要求从芯片引出的引脚越来越多，芯片的接口速率越来越高，这就要求封装的电感越来越小，此时传统的方式实现起来比较困难。现在，除部分芯片会使用QFP封装方式外，大多数的多引脚芯片（如通信网络芯片、图形显示芯片等）都使用了BGA封装技术。
1．BGA封装的特点
BGA封装具有以下特点：（1）I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率；（2）虽然BGA的功耗增加，但由于采用的是可控塌陷（Controlled Collapse Chip Connection，C4）芯片法焊接，从而可以改善电热性能；（3）信号传输延迟小，适应频率大大提高；（4）组装可用共面焊接，可靠性大大提高。
BGA从封装的外面来看差别不大，但实际里面芯片的连接方式是千差万别的。
2．BGA封装的种类
BGA封装可分为以下几种种类：（1）PBGA（Pastic BGA）；（2）LBGA（Low-profile BGA）；（3）LTBGA（Low-profile Tape BGA）；（4）TFBGA（Thin & Fine pitch BGA）；（5）TFTBGA（Thin & Fine-pitch Tape BGA）；（6）EDHSBGA（Exposed Drop-in Heat Sink BGA）；（7）STFBGA（Stacked Thin & Fine-pitch BGA）；（8）CDTBGA（Cavity Down Tape BGA）。1.4.11 TBGA（Tape Ball Grid Array Package）
TBGA即载带球栅阵列封装，其基板为带状软质的1、2层PCB。TBGA是载带自动键合TAB（Tape Automated Bonding）技术的延伸，如图1-23所示为单层走线的TBGA封装结构截面图。图1-23 TBGA封装结构截面图
通常TBGA的载体为铜、聚酰亚胺、铜的双金属载带。载体上表面分布的铜导线起传输作用，下表面的铜层作为平面层。硅片与载体实现互连后，将硅片封装起来起到保护作用。载体上的过孔实现上、下表面的导通，利用类似金属丝压焊技术在过孔焊盘上形成焊球阵列。焊球间距有1.0mm、1.27mm、1.5mm几种。如图1-24所示为TBGA封装结构示意图。图1-24 TBGA封装结构示意图
TBGA具有优良的电性能及热性能，空腔向下，顶层是金属块使热阻Jc较小，进而使它可承受的功耗在6W以上，适用于高频及引脚数较多的情况。
1．TBGA封装的优点
TBGA封装的优点为（1）最为经济的封装形式；（2）更好的热性能；（3）比Wirebond有更好的电性能；（4）与PCB有更好的结合力（与QFP比较）；（5）支持更小Die Pad Pitch，以及拥有Die Pad的芯片。
2．TBGA封装的缺点
TBGA封装的缺点为（1）对湿气敏感；（2）对热敏感；（3）不同材料的构成会对可靠性产生不利的影响。1.4.12 PBGA（Plastic Ball Grid Array Package）
PBGA即塑料焊球阵列封装。它采用BT材料作为基板，再以塑料环氧模塑混合物作为密封材料，焊球为共晶焊料63Sn37Pb或准共晶焊料62Sn36Pb2Ag（根据需要也可以使用无铅焊料）。有一些PBGA封装为腔体结构，分为腔体朝上和腔体朝下两种。这种带腔体（Cavity）的PBGA是为了增强其散热性能的，称为热增强型BGA，简称EBGA，有的也称为CPBGA（腔体塑料焊球阵列）。
1．PBGA封装的优点
PBGA封装的优点如下。（1）与PCB的热匹配性好。PBGA结构中的BT材料热膨胀系数CTE约为14ppm/℃，FR-4板PCB的CTE约为17ppm/℃，两种材料的CTE比较接近，因而热匹配性好。（2）在回流焊过程中可利用焊球的自对准作用，即熔融焊球的表面张力来达到焊球与焊盘的对准要求。（3）成本低。（4）电性能良好。
2．PBGA封装的缺点
PBGA封装的缺点是对湿气敏感，不适用于有气密性要求和可靠性要求高的器件场合。
常用的PBGA封装结构示意图如图1-25所示，左图为截面图，右图为顶层及底层视图。图1-25 PBGA封装结构示意图1.4.13 CSP（Chip Scale Package）/FBGA（Fine Pitch BGA）
CSP即芯片尺寸封装（又称FBGA），是PBGA的更进一步发展。
随着全球电子产品个性化、轻巧化的需求风潮，封装技术已发展到CSP。它进一步减小了芯片封装外形的尺寸，即IC封装后的尺寸边长不大于芯片的1.2倍，封装面积只比晶粒（Die）大不超过1.4倍。
1．CSP封装的特点
CSP封装具有以下特点：（1）满足了芯片I/O引脚不断增加的需要；（2）芯片面积与封装面积之间的比值很小；（3）极大地缩短了延迟时间。
CSP封装适用于引脚数少的IC，如内存条和便携电子产品，未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN/GigabitEthernet、ADSL/手机芯片、蓝牙（Bluetooth）等新兴产品中。
2．CSP封装的分类
CSP封装可分为以下几类：（1）Leadframe Type（传统导线架形式），代表厂商有富士通、日立、Rohm、高士达（Goldstar）等；（2）Rigid Interposer Type（硬质内插板型），代表厂商有摩托罗拉、索尼、东芝、松下等；（3）Flexible Interposer Type（软质内插板型），其中最有名的是Tessera公司的microBGA，CTS的。
PBGA与FBGA的特性比较如表1-9所示。表1-9 PBGA与FBGA的特性比较PBGAFBGA Strip塑封、成本低，适用于引脚 矩阵式塑封、成本低、体积数多的情况小 基板可以使用多层，布线可以 基板可以使用多层，布线可控制电性能以控制电性能 尺寸可以从4mm×4mm到 尺寸可以大到50mm×50mm及以23mm×23mm.上 Ball Pitch：0.4mm，0.5mm， Ball Pitch：0.8mm，1.0mm，0.65mm，0.75mm，0.8mm，1.27mm，Ball数可大于1000以上1.0mm 兼容JEDEC标准 兼容JEDEC标准
PBGA与FBGA的应用场景比较如表1-10所示。表1-10 PBGA与FBGA的应用场景比较PBGAFBGA专用集成电路（ASIC）微处理器／控制器DSP和存储器无线射频器件数字模拟器件个人电脑芯片组存储器有电性能及热性能要求的场合简单的PLD
CSP/FBGA的正、反面图如图1-26左边所示，透视图如图1-26右边所示。图1-26 CSP/FBGA封装结构示意图1.4.14 FC-PBGA（Flip Chip Plastic Ball Grid Array）
FC-PBGA即倒装塑料焊球阵列封装，封装中的芯片使用bump连接的方式，使用多层的基板连接，有高I/O引脚数、高频噪声容易控制、高传输速度等优点，已成为先进封装的主流。
业界现在开发的各种高速交换接入芯片的I/O速率都在10Gbps以上，由于引脚数太多，基本都使用了FC-PBGA的形式，所以这类芯片的基板设计是一个挑战。
FC-PBGA封装的尺寸可以做到50mm×50mm以上，引脚数可达2500以上。如图1-27所示是FC-PBGA封装截面图。图1-27 FC-PBGA封装截面图
如图1-28所示为FC-PBGA基板截面图。图1-28 FC-PBGA基板截面图
如图1-29所示为两种形式的FC-PBGA实物的正面图，左边为OPL（One Piece Lid）的外形，右边为DLA（Direct Lid Attachment）的外形。图1-29 FC-PBGA封装示意图1.4.15 WLCSP（Wafer-Level Chip Scale Package）
WLCSP即芯片级芯片尺寸封装。与传统的单一芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积）有很大区别，这种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个IC颗粒，因此封装后的体积即等于芯片的原尺寸。它将会是封装技术的一个方向。
芯片级封装技术融合了薄膜无源器件技术，不仅提供了节省成本的解决办法，而且提供了兼容现存表贴组装的流程。芯片级封装技术既提供了性能改进路线图，又减小了集成无源器件的尺寸。
WLCSP是倒装芯片互连技术的一个形式。借助WLCSP技术，裸片的正面被倒置，并使用焊球连接到PCB。这些焊球的尺寸通常足够大，可省去倒装芯片互连所需的基板部分。
如图1-30所示为WLCSP封装示意图。图1-30 WLCSP封装示意图
1．封装结构
WLCSP可分为两种结构类型：直接长焊球和重分布层（RDL）。
1）直接长焊球（bump）
直接长焊球WLCSP包含一个可选的有机层（聚酰亚胺），这个层用作有源裸片表面上的应力缓冲器。聚酰亚胺覆盖了除连接焊盘四周开窗区域之外的整个裸片面积。在这个开窗区域之上溅射或电镀焊球下的金属层（UBM）。UBM是不同金属层的堆叠，包括扩散层、势垒
试读结束[说明：试读内容隐藏了图片]