作者：周润景,邵绪晨
出版社：电子工业出版社
格式: AZW3, DOCX, EPUB, MOBI, PDF, TXT
OrCAD ＆ PADS高速电路板设计与仿真(第4版)试读：
前言
随着电路设计规模的不断扩大及高速电路越来越广泛的使用，普通的EDA设计工具已经不能满足日益缩短的产品设计周期和复杂的电路功能的要求。本书提供了一套物美价廉的中档PCB设计工具 “组合套餐”，所选取的软件包括原理图设计软件Cadence SPB 17.2-2016的OrCAD Capture部分，PCB库元器件编辑、PCB设计布局、PCB设计布线工具Mentor PADS VX.2，报表生成工具CAM350。该组合将Cadence和Mentor两大全球顶级EDA厂商的优势相结合，形成一个完整的电路设计环境。
本书介绍的电路系统设计工具所包含的各个模块具有如下特点。原理图设计 （Capture CIS） 工具：具有丰富的库元器件、方便快捷的原理图输入工具与原理图元器件符号编辑工具，与PCB设计工具的接口友好，图形美观，能兼容其他PCB工具设计的原理图资料，也能导出多种其他PCB工具格式的文件。PCB库元器件编辑工具 （PADS）：可简便、直观、快速、准确地编辑各种标准与非标准封装库文件。在PADS VX.2版本中PADS Decal Wizard （封装向导） 工具增强，通过输入参数建立封装，自动建立焊盘栈、器件外形框及阻焊、钢网，产生的封装基于IPC-7351 B标准。PCB设计布局、布线工具 （PADS）：手工布线与自动布线具有推挤布线，支线、总线布线，差分对、等长、均匀间隔布线等功能。自动布线具有很高的布线速度、布通率和布线质量，可以保证信号完整性和电磁兼容性。新版本中 PADS Layout 和Router的同步功能更加方便与完善，并且两者环境可以自由切换，使操作更加简便；PADS Layout 过去忽略差分间距，现在差分网络将其作为线与线之间的间距来处理。设计验证将会报告任何违反线与线间距的问题，避免误报线与线的间距冲突；新版本增加了输出ODB++，是首选的制造输出文档；同时，Layout可输出为PDF，输出的PDF支持搜索元件参考位号、引脚号、属性标签，可建立书签，支持自定义输出方案，并可复用，支持装配变量；此外，新版本的DXF导出功能增强，Flat DXF可以让用户自己选择数据输出，这样Flat DXF可给出更小的、更易管理的文件，DXF更易集成到机械。同时增加了走线与焊盘上显示网络名的功能，使得工程师在布线过程中更容易掌握走线规则；ECO （工程变更） 更新功能及差分对布线功能也都得到了很大的改进。报表生成工具 （CAM350）：可以生成完善齐全的报表，输出加工PCB所需的文档。
本书的出版得到了Mentor Graphics公司的大力支持，在此表示感谢！
本书由周润景、邵绪晨编著。全书共17章，其中第6章由邵绪晨编写，其余各章由周润景编写，全书由周润景统稿。另外，参加本书编写的还有何茹、韩亦俍、宋志清、刘艳珍、刘白灵、王洪艳、姜攀、托亚、贾雯、张红敏、张丽敏、周敬和陈萌。
为便于读者阅读、学习，特提供本书范例的下载资源，请访问http：//yydz.phei.com.cn网站，到 “资源下载” 栏目下载。
由于作者水平有限，加上时间仓促，书中错误和不妥之处在所难免，恳请读者批评指正。
编著者第1章 概述1.1 本书的内容
本书的内容包括以下3部分。
第1部分介绍原理图输入工具的使用。Cadence新一代的Cadence SPB 17.2-2016 系统互连设计平台优化并加速了高性能、高密度的互连设计，建立了从 IC 制造、封装到PCB的一套完整的设计流程。Allegro SPB 17.2拥有完整的电子设计解决方案，包含电路设计、功能验证与PCB布局以及众多高效的辅助设计工具。它可提供新一代的协同设计方法，以便建立跨越整个设计链，包括I/O缓冲区、IC、封装及PCB设计人员的合作关系。新版本仅支持64位操作系统，其设计文档数据结构建立在64位的基础上，对于用户使用的低于17.0版以前的文档，如果需要使用17.2版打开，保存之后，将不能降级为低版本，因此建议用户务必做备份。Cadence 公司著名的软件有 Cadence Allegro、Cadence LDV、Cadence IC 5.0、Cadence OrCAD 等。原理图输入采用 OrCAD 公司的 Design Entry CIS。Design Entry CIS对应于以前版本的 Capture和 Capture CIS，是 Cadence公司收购原OrCAD公司的产品，是国际上通用的标准原理图输入工具，设计快捷方便，图形美观，与PADS实现了无缝连接。
第2部分介绍PCB设计工具的使用。本书介绍的是Mentor公司的PADS Layout和Router工具。
第3部分介绍PCB的加工后处理工具CAM350的使用。1.2 PCB设计流程
整个PCB的设计流程可分为以下3个主要部分。
1.前处理
此部分主要是进行PCB设计前的准备工作。
1） 建立元器件库 在绘制电路原理图之前，要先在软件自带的元器件库中查找是否包含所有相关的元件，若没有，要先自己动手创建有关元器件并添加到新的元器件库中，便于以后绘制电路原理图时使用。
2） 原理图的设计 设计者根据设计要求用Capture软件绘制电路原理图。
3） 创建网络表 绘制好的原理图经DRC检查无误后，可以生成送往Allegro的网络表。将网络表存放在指定目录下便于以后导入到Allegro软件。网络表文件包含3部分，即pstx-net.dat、pstxprt.dat和pstchip.dat。
4） 建立元器件封装库 在创建网络表之前，每个元器件都必须有封装。由于实际元器件的封装是多种多样的，如果元器件的封装库中没有所需的封装，就必须自己动手创建元器件封装，并将其存放在指定目录下。
5） 创建机械设计图 设置 PCB 外框及高度限制等相关信息，产生新的机械图文件（Mechanical Drawing） 并存储到指定目录下。
2.中处理
此部分是整个PCB设计中最重要的部分。
1） 读取原理图的网络表 将创建好的网络表导入 Allegro 软件，取得元器件的相关信息。
2） 摆放机械图和元器件 首先摆放创建好的机械图，然后摆放比较重要的或较大的元器件，如I/O端口器件、集成电路，最后摆放小型的元器件，如电阻、电容等。
3） 设置PCB 的层面 对于多层的PCB，需要添加PCB 的层面，如添加 VCC、GND层等。
4） 进行布线 （手工布线和自动布线） 手工布线可以考虑到整个PCB的布局，使布线最优化，但缺点是布线时间较长；自动布线可以使布线速度加快，但会使用较多的过孔。有时自动布线的路径不一定是最佳的，故经常需要将这两种方法结合起来使用。
5） 放置测试点 放置测试点的目的是检查该PCB是否能正常工作。
3.后处理
此部分是输出PCB的最后工作。
1） 文字面处理 为了使绘制的电路图清晰易懂，需要对整个电路图的元器件序号进行重新排列，并使用回注 （Back Annotation） 命令，使修改的元器件序号在原理图中也得到更新。
2） 底片处理 设计者必须设定每张底片是由哪些设计层面组合而成的，再将底片的内容输出至文件，然后将这些文件送至PCB生产车间制作PCB。
3） 报表处理 产生该PCB的相关报表，以给后续工厂工作人员提供必要的信息。常用的报表有元器件报表 （Bill of Material Report）、元器件坐标报表 （Component Location Re-port）、信号线接点报表 （Net List Report）、测试点报表 （Testpin Report） 等。1.3 OrCAD Capture新功能介绍
本节将介绍Cadence公司推出的最新版本OrCAD Capture 17.2的新增功能，诸如Design Compare、Advanced Anotation、Extended Preferences Setup、Lock Reference、SI Analysis，更可在SigXplorer设定拓扑结构及约束，然后直接回编到原理图上，大幅简化与缩短预期的作业流程。以下是OrCAD Capture 17.2各种功能介绍。
1.自定义Menu和Toolbars （ Configuring Menus and Toolbars）
改变Menu item的位置和名称、功能封锁、功能图案，如图1.3.1和图1.3.2所示。文件位置为＜Cadence installation＞\share\orResources。图1.3.1 文件位置图1.3.2 修改 XML File
2.项目、 库保存功能 （ Enhanced Save Function for Design and Library）
修改过的原理图或元件库在未保存时会用星号 （*）标示，如图1.3.3所示。
3.查找功能 （ Enhancements in the Find Function）
1） Property Name=Value 指定找寻某一个属性的值，例如，pcb footprint=PLCC28。Property Name 必须为完整的字串。
2） Regular Expressions 搜寻区间范围内的元件，例如，U4[1-4]。当两个功能都被开启时，Regular Ex-pressions 搜寻只支持 Property Value 的字串。
具体操作过程如下所述。（1） 启动OrCAD Capture，打开demo.dsn。（2） 在菜单栏单击 Search，如图1.3.4所示。（3） 把 “Regular Expressions” 和 “Property Name=Value” 两个选项都选上，如图1.3.5所示。图1.3.3 项目管理（4） 单击SelectAll选项，将图中对象全部选中。（5） 在查找框中任意输入某字母，如 “D”，如图1.3.6所示。回车，得到所有包含D相关属性的对象，如图1.3.7所示。（6） 在查找框中输入 “PCB Footprint=D*”，如图1.3.8所示。回车，得到如图1.3.9所示的结果。图1.3.4 查询栏图1.3.5 勾选选项图1.3.6 输入字母图1.3.7 查询结果图1.3.8 输入字符图1.3.9 查询结果（7） 在查找框中输入 “Part Reference=（C R）[2-9]”，如图1.3.10所示。查看标准语法表达式带来的效果，系统会自动搜索电容C2～C9 和电阻 R2～R9 的所有器件，如图1.3.11 所示。图1.3.10 输入字符图1.3.11 查询结果
4.整体替换分页端口连接器 （ Global Replace for OffPage）
Capture现在可以支持对于OffPage Connector的整体替换，一次性替换相同 Net Name 的OffPage，将A名称换成B名称。当用户想在不同项目中合并某几页的原理图到一个项目中时，就会用到整体替换OffPage名字的功能。具体操作步骤如下所述。（1） 启动OrCAD Capture，打开demo.dsn。（2） 在 Project Manager 中单击 demo.dsn （表明后面选择的对象是整个 Design），如图1.3.12所示。图1.3.12 选中demo.dsn（3） 执行菜单命令 “Edit” → “Browser” → “Off-Page Connectors”，此时，工程中所有的connector全部都被列出来，如图1.3.13所示。（4） 打开任意一页，执行菜单命令 “Edit” → “Global Replace”。勾选 “OffPage Connector”，如图1.3.14所示，然后在对话框中填出替换的内容即可。图1.3.13 列出connectors图1.3.14 替换
5.Cache更新 （ Enhancements in Cache Updates）
可以在Design Cache中一次选取多个元件，通过Replace Cache 将其换成同一个元件，如图1.3.15和图1.3.16所示。图1.3.15 选取多个元件图1.3.16 替换
6.设置用户分配标志 （ Setting the User Assigned Flag）
设置用户分配标志如图1.3.17所示。图1.3.17 设置用户分配标志（1） Preserve designator （见图1.3.18）：当Reference清成 “？” 时，同类型复合元件可保留Section。（2） Preserve User Assigned Valid References （见图1.3.19）：可以保留 User 自定义的Reference。
Part Reference可通过以下3种方法进行修改。Edit Property;直接修改Part Reference Value；从PCB Board修改完后回注 （Back Annotate） 到原理图。图1.3.18 Preserve Designator图1.3.19 修改过的Reference会加上 “”
7.自动编号 （ Design Level Auto Reference）
在层次式电路中摆放元件时，可依照整份 Project 自动编号，避免元件编号重复，如图1.3.20所示。图1.3.20 自动编号
8.DRC检查 （ Design Rule Check（ DRC） Enhancements）
可以通过TCL/TK编写自定义的DRC检查，如图1.3.21 所示。图1.3.22 所示为设置DRC检查项目。图1.3.21 设置DRC检查
试读结束[说明：试读内容隐藏了图片]